[发明专利]网络抽象层单元头中的网络抽象单元层类型类在审

专利信息
申请号: 201980064701.2 申请日: 2019-12-11
公开(公告)号: CN112868184A 公开(公告)日: 2021-05-28
发明(设计)人: 崔秉斗;史蒂芬·文格尔;刘杉 申请(专利权)人: 腾讯美国有限责任公司
主分类号: H03M13/05 分类号: H03M13/05
代理公司: 北京德琦知识产权代理有限公司 11018 代理人: 徐文静;陈世华
地址: 美国加利福尼亚州*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种对视频序列进行解码的方法和装置包括:对固定长度二进制编码的网络抽象层单元NALU类类型进行解码,所述NALU类类型包括在NALU头中。对NALU头中的NALU类型进行解码。重建图片,并且所述图片的类型通过NALU类类型和NALU类型的组合来进行识别。
搜索关键词: 网络 抽象 单元 中的 类型
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于腾讯美国有限责任公司,未经腾讯美国有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201980064701.2/,转载请声明来源钻瓜专利网。

同类专利
  • 基于代数译码的TPC译码方法及TPC译码器-202310775134.X
  • 宁平;朱学勇;李朝伟;张楷生;王越 - 上海雷骥电子科技有限公司
  • 2023-06-28 - 2023-09-29 - H03M13/05
  • 本发明揭示了一种基于代数译码的TPC译码方法及TPC译码器,所述方法包括以下步骤:S1、对接收码字R经过硬判决得到的初步硬判决值Y,确定初步硬判决值Y中p个最不可靠位;S2、构造q个测试图样Tq,其中,q=2p;S3、根据初步硬判决值Y和测试图样Tq构造测试序列Zq=Y+Tq;S4、根据校验矩阵H获取伴随矩阵S;S5、根据伴随矩阵S进行代数译码,获取判决码字D。本发明的TPC译码引入了标志位和索引位的错误可能,提升了译码增益,降低了相同信噪比下的误码率。
  • 一种伪噪声序列伴随编码的DNA存储方法-202310626234.6
  • 陈为刚;郭健;元英进 - 天津大学
  • 2023-05-30 - 2023-09-05 - H03M13/05
  • 本发明公开了一种伪噪声序列伴随编码的DNA存储方法。该方法采用分组纠错码对信息序列进行编码生成码字序列,并与伪噪声序列伴随构建两层编码序列,然后将其映射为数据DNA序列;将数据DNA序列合成、组装为中等长度DNA作为存储介质;数据读出时,对中等长度DNA进行高效建库和三代测序,从而生成测序读段;将测序读段解映射得到受损伪噪声序列,将其与已知伪噪声序列比对,确定读段对齐位置并识别插入/删节错误,然后修正码字序列并进行共识、译码。本发明具有低测序覆盖度下快速恢复数据的能力,其优势在于伪噪声序列伴随编码对插入/删节错误具有高鲁棒性,而伪噪声序列比对避免了复杂的组装操作,从而降低了处理复杂度。
  • 符号映射装置-201780088444.7
  • 松田惠介;土肥庆亮;吉田刚 - 三菱电机株式会社
  • 2017-03-22 - 2023-06-06 - H03M13/05
  • 符号映射装置(1)具备:发送数据处理部(11),其受理长度相同的2个发送数据,在长度为第1长度的情况下直接作为2个输出数据,在长度比第1长度短的情况下,对2个发送数据附加伪数据而生成第1长度的2个输出数据;奇偶校验附加部(12),其根据2个输出数据生成对发送数据附加奇偶校验数据而成的第2长度的2个带奇偶校验的发送数据;打乱部(13),其从由奇偶校验附加部(12)生成的2个带奇偶校验的发送数据分别提取作为映射对象数据的2个调制用数据;以及映射处理部(14),其将2个调制用数据映射到2个时隙的信号点。
  • 基于重复地修改编码数据输入的高效数据解码-202080019939.6
  • A·A·哈桑;R·A·佩纳尔;W·J·贾伊莫 - 微软技术许可有限责任公司
  • 2020-02-25 - 2021-11-05 - H03M13/05
  • 公开了用于高效数据解码器的系统、方法和非暂时性计算机可读介质。所述高效数据解码器访问包括个体值的有序集合的编码数据输入,并且确定所述编码数据输入是否映射到预定数据输出集合中的任意一个。如果所述编码数据输入未映射到任何预定数据输出,则所述高效数据解码器修改来所述自个体值的有序集合中的至少一个个体值,产生经修改的编码数据输入。例如,所述高效数据编码器可以通过将所述个体值中的一个或多个个体值从零翻转到一或者反之亦然(例如,1101)来修改由零和一的有序集合组成的二进制数(例如,1001)。所述高效数据解码器然后确定所述经修改的编码数据输入是否映射到任何预定数据输出。如果所述经修改的编码数据输入映射到所述数据输出之一,则所述高效数据解码器将所述编码数据输入解码为识别出的数据输出。替代地,所述高效数据解码器可以在一段时间内重复修改所述编码数据输入并且尝试将所述经修改的编码数据输入映射到所述数据输出的过程。在这种类型的情况下,所述高效数据解码器可以基于编码数据输入数据被成功地映射到的数据输出来生成新的数据输出(例如,未被包含在预定数据输出集合中的数据输出)。
  • 基于重复修改编码数据输入的高效数据解码-202080020024.7
  • A·A·哈桑;R·A·佩纳尔;W·J·贾伊莫 - 微软技术许可有限责任公司
  • 2020-02-25 - 2021-11-05 - H03M13/05
  • 公开了用于高效数据解码器的系统、方法和非暂时性计算机可读介质。高效数据解码器访问包括一组有序的个体值的编码数据输入,以及确定编码数据输入是否映射到一组预定数据输出中的任何一个。如果编码数据输入没有映射到预定数据输出中的任何一个,则高效数据解码器基于针对所述输入设备的修改的排名来选择要对编码数据输入执行的修改。例如,高效数据编码器可以通过将个体值中的一个或多个值从零翻转到一或反之亦然来修改由一组有序的零和一(例如,1001)组成的二进制数(例如,1101)。修改的排名可以基于历史修改数据。高效数据解码器然后确定经修改的编码数据输入是否映射到任何预定数据输出。如果经修改的编码数据输入映射到数据输出中的一个数据输出,则高效数据解码器将编码数据输入解码为识别出的数据输出。或者,高效数据解码器可以重复该过程一段时间:对编码数据输入进行修改,并尝试将经修改的编码数据输入映射到数据输出。在这种类型的情况下,高效数据解码器可以基于编码数据输入数据成功映射到的数据输出来生成新的数据输出(例如,不包括在该组预定数据输出中的数据输出)。
  • 用于分组码的高阶伴随式计算器和计算高阶伴随式的方法-201410840383.3
  • 朴昌淳;黄孝善;洪永骏 - 三星电子株式会社
  • 2014-12-30 - 2019-10-25 - H03M13/05
  • 提供一种用于分组码的高阶伴随式计算器和计算高阶伴随式的方法。所述高阶伴随式计算器包括:串并转换器,被构造为将从发送器接收的串行比特序列转换成并行多流;异或(XOR)运算器,被构造为对所述多流的比特值执行XOR运算;零插值器,被构造为在执行了XOR运算的比特之间插入零值;线性反馈移位寄存器,被构造为基于通过将从插入了零值的所述多流产生的多项式除以本原多项式所获得的余数的系数,来计算高阶伴随式值。
  • 译码方法和译码器-201480080748.5
  • 李沫;喻凡;肖治宇 - 华为技术有限公司
  • 2014-07-31 - 2019-10-22 - H03M13/05
  • 本发明实施例提供一种译码方法和译码器。包括:在对多个码字进行至少一次软判决译码后,判断软判决译码的译码结果是否满足切换为硬判决译码的切换条件,若不满足所述切换条件则在下一次译码时继续采用软判决译码,若满足所述切换条件则在下一次译码时切换为硬判决译码,并在后续的译码过程中一直使用硬判决译码直至跳出译码迭代。从而,能够在软判决译码的译码结果达到一定条件时,切换为功耗较小的硬判决译码,避免持续使用功耗较大的软判决译码,从而在能够实现在不损失译码性能的前提下降低译码器的功耗。
  • 基于因子图的SCMA和LDPC联合检测译码算法及装置-201610707510.1
  • 韩凯宁;胡剑浩;陈杰男;吴廷勇;马上 - 电子科技大学;南京阿尔法莱瑞通信技术有限公司
  • 2016-08-22 - 2019-06-04 - H03M13/05
  • 本发明公开了一种基于因子图的SCMA和LDPC联合检测译码算法及装置。其中,本发明通过利用LDPC的译码信息辅助SCMA多用户检测,并将SCMA检测迭代过程与LDPC译码的迭代过程在因子图上进行联合,得到SCMA检测和LDPC译码的联合因子图,从而在每一次迭代都进行SCMA检测和LDPC译码的信息融合。而且从比特能量效率来看,本发明能够逼近理想的单用户传输性能,从平均迭代次数上来看,本发明大大低于外迭代方案,且与传统的无反馈方案相当,收敛速度快,不会带来明显的额外的检测和译码复杂度,能够更好的满足未来5G系统的性能需求。
  • 交织方法与解交织方法及设备-201610841993.4
  • 王桂杰;张公正;罗禾佳;李榕;张朝龙;乔云飞 - 华为技术有限公司
  • 2016-09-22 - 2018-03-30 - H03M13/05
  • 本申请公开了交织方法与解交织方法及设备。所述方法包括获取包含k个待交织比特的待交织序列;将所述待交织序列逐行填充至交织矩阵中的矩阵元素位置,其中,所述交织矩阵为m行n列的矩阵;将所述交织矩阵中每一个矩阵元素位置所对应的比特分别放入输出序列中与矩阵元素位置相对应的序列位置,从而得到第一交织序列;其中,所述输出序列包含n个比特段,所述输出序列中第p个比特段中的第q个序列位置与所述交织矩阵中第q1行第p列的矩阵元素位置相对应,q1与q的比特逆序值相对应。采用本申请所提供的方法及装置,无需使用置换序列,就可以生成性能较优的交织序列,因而可以减少不必要的存储空间浪费。
  • 编码方法和装置-201611260030.1
  • 郑启忠;王晓寄;李立华;刘烈超 - 北京联想核芯科技有限公司
  • 2016-12-30 - 2017-06-13 - H03M13/05
  • 本公开涉及一种编码方法和装置,涉及电子技术领域,能够提高编码器的编码处理能力,该方法包括读取待编码的第N帧数据;对所述第N帧数据进行第一运算,输出第一运算结果;在对所述第N帧数据进行所述第一运算期间,基于对第N‑1帧数据进行所述第一运算输出的第一运算结果进行第二运算,输出第二运算结果,其中,N为正整数。
  • 用于基于误差保护包的帧的接收器-201410245806.7
  • A·K·西达奥;R·K·拉伊卡尔 - 艾格瑞系统有限公司
  • 2010-08-31 - 2014-08-13 - H03M13/05
  • 本发明公开了一种用于基于误差保护包的帧的接收器。在一个实施例中,公开了一种采用实时传输协议(RTP)和前向纠错(FEC)的针对媒体包的帧的接收器。该接收器包括包缓冲器和FEC解码器。在该包缓冲器接收到包之后,该FEC解码器读取包,并且作为FEC处理的一部分,对包执行XOR运算,而不等待接收整个帧,或者实际上不等待接收该帧的任何后续包。累积XOR运算结果,直到接收到足够的包为止,以重构该帧中的丢失包。因为紧接在接收到包之后执行XOR运算,而没有等待后续包导致的任何延迟,所以,该接收器具有非常低的等待时间,并且包缓冲器可以相对较小。
  • 一种二维码译码的方法及其装置-201410169580.7
  • 胡建国 - 胡建国
  • 2014-04-24 - 2014-07-23 - H03M13/05
  • 本发明公开了一种二维码译码的方法,包括如下步骤:判断二维码错误码字的个数和纠错能力;基于错误码字的个数和纠错能力调用相应的解码方法。本发明还公开了一种二维码译码装置,所述装置包括:判断模块,用于判断二维码错误码字的个数和纠错能力;处理模块,用于基于错误码字的个数和纠错能力调用相应的解码方法。通过本发明实施例,根据二维码的错误码字个数不同,采用不同的方法解码来提高整个译码的效率。根据错误码字和译码器的纠错能力,提供相适宜的译码处理能力,提高了整个系统的译码效率。
  • 一种具有不等错误保护的编码方法-201310019365.4
  • 马啸;黄科超;梁楚龙 - 中山大学
  • 2013-01-17 - 2013-06-05 - H03M13/05
  • 本发明属于数字通信和数字存储领域,特别涉及一种具有小等错误保护的编码万法,包括以下步骤:首先,将信息序列u按重要等级划分为高等级子序列u(0)和低等级子序列u(1),并分别送入编码器C0和C1进行编码,得到编码序列v(0)和v(1);其次,将序列v(0)送入缓存处理器D得到和序列v(1)长度一样的序列z;然后,将序列z送入交织器П,得到交织后的序列w;接着,将序列w和v(1)送入逐符号混叠器S,得到序列c(1);最后,构造序列c(0)=v(0),并将序列c(0)和c(1)进行合并,形成码字c=(c(0),c(1))。
  • 截短型高速TPC译码器的FPGA设计方法-201210450436.1
  • 李辉;岳田;张鹏宗;杨慧博;王利军;张娜 - 中国电子科技集团公司第五十四研究所
  • 2012-11-12 - 2013-02-13 - H03M13/05
  • 本发明公开了一种截短型高速TPC译码器的FPGA设计方法,它是基于软输入软输出的Chase II迭代译码算法,该算法的基本思想是认为接收序列中可信值较低的位置出错概率比较大,根据每个码元的可信值,找到最不可靠信息的位置,产生试探序列,从中挑选与接收序列有最小欧氏距的码字即译码输出。设计中选取截短的扩展汉明码,采用并行处理多组数据的方法,优化搜索算法使得在较少迭代次数下较短时间内搜索出欧氏距最小的码字,具有实现复杂度低便于实现,处理信息速率高,能够灵活满足工程需求等优点。
  • 并行搜索的检错纠错方法和电路-201210151560.8
  • 陆崇心;张洪柳;高美洲;王运哲;刘大铕 - 山东华芯半导体有限公司
  • 2012-05-16 - 2012-09-19 - H03M13/05
  • 本发明公开了一种不增加并行求解电路开销的情况下,就可以提高纠错速度的并行搜索的检错纠错方法和电路。调整并联电路中乘法器与加法器的拓扑关系,关键路径变成了一级乘法器和一级加法器,在电路开销方面较之普通方法没有增加的情况下,时序得到了明显的优化。在110nm工艺16位并行输出的情况下,能够实现266MHz的工作频率,进而实现了高速并行的目的。再者,依据本发明的所述方法和电路不会产生乘法器多级级联,拓扑结构更加简化。
  • 一种基于可逆逻辑的数据传输错误在线检测与自纠正电路-201110411395.0
  • 王友仁;张培喜;周影辉 - 南京航空航天大学
  • 2011-12-12 - 2012-06-27 - H03M13/05
  • 本发明公开了一种基于可逆逻辑的数据传输错误在线检测与自纠正电路,其特征在于,包括数据发送电路、错误检测电路和错误纠正电路,待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号。本发明的基于可逆逻辑的数据传输错误在线检测与自纠正电路中进行了基于可逆逻辑门的可逆设计,在错误检测和自纠正的过程中符合实时性的要求,而且利用可逆逻辑门进行可逆计算避免了由于不可逆计算导致信息位的擦除,降低了能耗,减少了应用此类传输检测和自纠正电路的数字电路或数字系统的能耗。
  • 基于Duffing振子的ZPW-2000轨道移频信号译码方法-201110108599.7
  • 王小敏;贺莉;张文芳;郭进 - 西南交通大学
  • 2011-04-28 - 2011-08-03 - H03M13/05
  • 本发明公开了一种基于Duffing振子的ZPW-2000轨道移频信号译码方法。该方法首先将采集到的ZPW-2000轨道移频信号进行衰减后加入到由4个Duffing振子组成的载频译码4振子阵列中,根据振子的状态变化译码出载频,然后用该载频对轨道移频信号进行频谱搬移再带通滤波,最后将滤波后的信号加入到由18个Duffing振子组成的低频译码18振子阵列中,根据振子的状态变化译码出低频。该发明方法可靠性强、易于硬件实现,能对低信噪比的ZPW-2000和UM-71轨道移频信号进行可靠准确译码,为强噪声环境下的轨道移频信号检测提供了可行方案,在高速铁路和客运专线中具有较大的应用价值。
  • 一种LDPC码的分层编码方法和装置-200910086332.5
  • 张涛;游月意;李强;邱宁;曹南山;姚扬中 - 中兴通讯股份有限公司
  • 2009-05-31 - 2010-12-01 - H03M13/05
  • 本发明公开了一种低密度奇偶校验(LDPC)码的分层编码方法,包括:根据校验矩阵H的校验位矩阵部分Hp的结构特征,确定分层运算模式所对应的校验位在LDPC码码字中的位置信息,以及该位置信息所对应H中的行信息;根据所确定的位置信息和对应的行信息,并通过分层运算模式直接得到该位置信息对应的校验位的值,再根据得到的校验位的值更新码字;对剩余待确定的校验位所对应的剩余校验矩阵Ht执行LU分解,得到剩余待确定的校验位的值,并根据得到的校验位的值更新码字。本发明还公开了一种LDPC码的分层编码装置,解决了现有的LDPC编码方法所需存储空间较大,且编码时延较长的问题。
  • 编解码方法以及编码器、解码器、乘积项装置-200710166478.1
  • 吴安妮 - 华为技术有限公司
  • 2007-11-20 - 2009-05-27 - H03M13/05
  • 本发明实施例提供一种编解码方法、编码器和解码器。所述编码方法包括将所述待编码的信息组转换为信息多项式;根据所述信息多项式和生成多项式,获取校验多项式;根据所述校验多项式和信息多项式,得到编码后的码字;所述获取校验多项式过程中的乘积项计算包括:将乘积项转换为乘积多项式;使用替换多项式代替所述多项式中次幂高于乘积项比特位数的项;将替换后的多项式的系数序列作为乘积项的计算结果。通过本发明实施例提供的技术方案,能够在编解码过程节省逻辑资源,提高数据处理速度。
  • 里得-索罗门解码中有效率的陈氏寻根方法及系统-200710162586.1
  • 许跃腾 - 光宝科技股份有限公司
  • 2007-10-19 - 2009-04-22 - H03M13/05
  • 一种里得-索罗门解码中有效率的陈氏寻根方法,适用于在一具有平行处理指令集的处理器上执行,该方法包含下列步骤:(a)若已求出的一错误位置多项式符合一预设条件,则以查表方式直接对应出至少一错误符号位置;(b)若该错误位置多项式不符合该预设条件,则执行步骤(c)-(e);(c)计算一错误评估值;(d)若该错误评估值等于0,则将该错误符号位置存储至一错误位置存储器;及(e)若该错误评估值不等于0,则回到步骤(c)。
  • RS译码中的重数计算方法、装置和译码器及译码方法-200610168011.6
  • 李祥明;李安新;加山英俊 - 株式会社NTT都科摩
  • 2006-12-15 - 2008-06-18 - H03M13/05
  • 本发明公开了一种RS译码中的重数计算方法,该方法包括:输入可靠度矩阵和重数计算的目标值,将所述目标值表示成一个独立变量的单调递增或单调递减函数;利用目标值为该独立变量的单调递增或单调递减函数的特性,对该独立变量进行快速迭代以计算目标值所对应的独立变量值,并根据该可靠度矩阵和计算出的所述独立变量值计算重数矩阵。本发明还公开了一种RS译码中的重数计算装置和RS译码器及其译码方法。应用本发明以后,能够显著降低重数计算的复杂度,并由此降低RS码代数软判决的译码复杂度,而且本发明还非常便于各种具体应用。
  • 适合于加性白高斯噪声信道的无速率码编译码方法-200710157177.2
  • 霍媛圆;张朝阳;吴可镝 - 浙江大学
  • 2007-11-27 - 2008-05-14 - H03M13/05
  • 本发明公开了一种适合于加性白高斯噪声信道的无速率码编译码方法,包括编码方法和译码方法。其基本技术思想是在LT码的编码器后面再添加一个累加器,以使得二部图中编码节点的度数不再为1,从而解决LT码工作于加性白高斯噪声信道的“差错平台”问题,同时采用了被广泛应用的系统码结构。然后提出了两种易于实现且性能较好的编码器为新增校验节点选择信息节点的方式,一种方式使得信息节点的度数分布近似均匀,一种方式使得信息节点的度数分布在某一速率受限。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top