[发明专利]一种基于可逆逻辑的数据传输错误在线检测与自纠正电路无效
| 申请号： | 201110411395.0 | 申请日： | 2011-12-12 |
| 公开（公告）号： | CN102523004A | 公开（公告）日： | 2012-06-27 |
| 发明（设计）人： | 王友仁;张培喜;周影辉 | 申请（专利权）人： | 南京航空航天大学 |
| 主分类号： | H03M13/05 | 分类号： | H03M13/05 |
| 代理公司： | 南京经纬专利商标代理有限公司 32200 | 代理人： | 叶连生 |
| 地址： | 210016*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于可逆逻辑的数据传输错误在线检测与自纠正电路，其特征在于，包括数据发送电路、错误检测电路和错误纠正电路，待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号。本发明的基于可逆逻辑的数据传输错误在线检测与自纠正电路中进行了基于可逆逻辑门的可逆设计，在错误检测和自纠正的过程中符合实时性的要求，而且利用可逆逻辑门进行可逆计算避免了由于不可逆计算导致信息位的擦除，降低了能耗，减少了应用此类传输检测和自纠正电路的数字电路或数字系统的能耗。 | ||
| 搜索关键词： | 一种 基于 可逆 逻辑 数据传输 错误 在线 检测 纠正 电路 | ||
【主权项】：
一种基于可逆逻辑的数据传输错误在线检测与自纠正电路，其特征在于，包括数据发送电路、错误检测电路和错误纠正电路，待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南京航空航天大学，未经南京航空航天大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110411395.0/，转载请声明来源钻瓜专利网。
- 上一篇：分离四辊轧机中上、下支承辊偏心信号的方法
- 下一篇：一种隔离开关传动机构
- 同类专利
- 用于分组码的高阶伴随式计算器和计算高阶伴随式的方法-201410840383.3
- 朴昌淳;黄孝善;洪永骏 - 三星电子株式会社
- 2014-12-30 - 2019-10-25 - H03M13/05
- 提供一种用于分组码的高阶伴随式计算器和计算高阶伴随式的方法。所述高阶伴随式计算器包括：串并转换器，被构造为将从发送器接收的串行比特序列转换成并行多流；异或(XOR)运算器，被构造为对所述多流的比特值执行XOR运算；零插值器，被构造为在执行了XOR运算的比特之间插入零值；线性反馈移位寄存器，被构造为基于通过将从插入了零值的所述多流产生的多项式除以本原多项式所获得的余数的系数，来计算高阶伴随式值。
- 译码方法和译码器-201480080748.5
- 李沫;喻凡;肖治宇 - 华为技术有限公司
- 2014-07-31 - 2019-10-22 - H03M13/05
- 本发明实施例提供一种译码方法和译码器。包括：在对多个码字进行至少一次软判决译码后，判断软判决译码的译码结果是否满足切换为硬判决译码的切换条件，若不满足所述切换条件则在下一次译码时继续采用软判决译码，若满足所述切换条件则在下一次译码时切换为硬判决译码，并在后续的译码过程中一直使用硬判决译码直至跳出译码迭代。从而，能够在软判决译码的译码结果达到一定条件时，切换为功耗较小的硬判决译码，避免持续使用功耗较大的软判决译码，从而在能够实现在不损失译码性能的前提下降低译码器的功耗。
- 基于因子图的SCMA和LDPC联合检测译码算法及装置-201610707510.1
- 韩凯宁;胡剑浩;陈杰男;吴廷勇;马上 - 电子科技大学;南京阿尔法莱瑞通信技术有限公司
- 2016-08-22 - 2019-06-04 - H03M13/05
- 本发明公开了一种基于因子图的SCMA和LDPC联合检测译码算法及装置。其中，本发明通过利用LDPC的译码信息辅助SCMA多用户检测，并将SCMA检测迭代过程与LDPC译码的迭代过程在因子图上进行联合，得到SCMA检测和LDPC译码的联合因子图，从而在每一次迭代都进行SCMA检测和LDPC译码的信息融合。而且从比特能量效率来看，本发明能够逼近理想的单用户传输性能，从平均迭代次数上来看，本发明大大低于外迭代方案，且与传统的无反馈方案相当，收敛速度快，不会带来明显的额外的检测和译码复杂度，能够更好的满足未来5G系统的性能需求。
- 通过多媒体链路的视频数据传输的前向纠错和不对称编码-201780022209.X
- S·亚里金;金吉东;L·A·汤普森;K·金;C·B·哈瑞尔 - 美国莱迪思半导体公司
- 2017-04-03 - 2018-11-23 - H03M13/05
- 源设备包括前向纠错编码器电路，用于从视频数据包生成纠错保护块。每个纠错保护块包括数据字和纠错字。编码器电路将纠错保护块的X位字编码成Y位编码字，以用于通过多媒体通信链路的一个或多个多媒体通道传输到目的设备，其中X小于Y。
- 交织方法与解交织方法及设备-201610841993.4
- 王桂杰;张公正;罗禾佳;李榕;张朝龙;乔云飞 - 华为技术有限公司
- 2016-09-22 - 2018-03-30 - H03M13/05
- 本申请公开了交织方法与解交织方法及设备。所述方法包括获取包含k个待交织比特的待交织序列；将所述待交织序列逐行填充至交织矩阵中的矩阵元素位置，其中，所述交织矩阵为m行n列的矩阵；将所述交织矩阵中每一个矩阵元素位置所对应的比特分别放入输出序列中与矩阵元素位置相对应的序列位置，从而得到第一交织序列；其中，所述输出序列包含n个比特段，所述输出序列中第p个比特段中的第q个序列位置与所述交织矩阵中第q1行第p列的矩阵元素位置相对应，q1与q的比特逆序值相对应。采用本申请所提供的方法及装置，无需使用置换序列，就可以生成性能较优的交织序列，因而可以减少不必要的存储空间浪费。
- 用于在广播/通信系统中发送和接收控制信息的方法和装置-201280015231.9
- 郑鸿实;I.古铁雷斯;A.莫拉德;尹圣烈;梁贤九 - 三星电子株式会社
- 2012-03-23 - 2018-01-16 - H03M13/05
- 提供一种用于在广播/通信系统中编码、发送和接收信令信息的方法和装置。所述方法包括生成包括多个片的信令信息；基于信令信息的比特的数目和编码器输入信息比特的数目来确定信令信息将被编码到的代码块的数据；基于代码块的数目分割每片信令信息；构建每个代码块的输入信息比特以包括每片信令信息的分割后部分；将输入信息比特编码到每个代码块；以及发送每个代码块。
- 编码方法和装置-201611260030.1
- 郑启忠;王晓寄;李立华;刘烈超 - 北京联想核芯科技有限公司
- 2016-12-30 - 2017-06-13 - H03M13/05
- 本公开涉及一种编码方法和装置，涉及电子技术领域，能够提高编码器的编码处理能力，该方法包括读取待编码的第N帧数据；对所述第N帧数据进行第一运算，输出第一运算结果；在对所述第N帧数据进行所述第一运算期间，基于对第N‑1帧数据进行所述第一运算输出的第一运算结果进行第二运算，输出第二运算结果，其中，N为正整数。
- 组合的块符号纠错-201280075044.X
- R.M.罗思;P.O.冯托贝尔 - 惠普发展公司;有限责任合伙企业
- 2012-10-31 - 2015-04-08 - H03M13/05
- 在用于使用编码方案对信息进行编码的方法中，选择水平码。附加地，选择矩阵。执行基于所选择的水平码将信息符号编码成阵列。此外，执行基于所选择的矩阵来对阵列的列进行编码。
- 用于基于误差保护包的帧的接收器-201410245806.7
- A·K·西达奥;R·K·拉伊卡尔 - 艾格瑞系统有限公司
- 2010-08-31 - 2014-08-13 - H03M13/05
- 本发明公开了一种用于基于误差保护包的帧的接收器。在一个实施例中，公开了一种采用实时传输协议(RTP)和前向纠错(FEC)的针对媒体包的帧的接收器。该接收器包括包缓冲器和FEC解码器。在该包缓冲器接收到包之后，该FEC解码器读取包，并且作为FEC处理的一部分，对包执行XOR运算，而不等待接收整个帧，或者实际上不等待接收该帧的任何后续包。累积XOR运算结果，直到接收到足够的包为止，以重构该帧中的丢失包。因为紧接在接收到包之后执行XOR运算，而没有等待后续包导致的任何延迟，所以，该接收器具有非常低的等待时间，并且包缓冲器可以相对较小。
- 一种二维码译码的方法及其装置-201410169580.7
- 胡建国 - 胡建国
- 2014-04-24 - 2014-07-23 - H03M13/05
- 本发明公开了一种二维码译码的方法，包括如下步骤：判断二维码错误码字的个数和纠错能力；基于错误码字的个数和纠错能力调用相应的解码方法。本发明还公开了一种二维码译码装置，所述装置包括：判断模块，用于判断二维码错误码字的个数和纠错能力；处理模块，用于基于错误码字的个数和纠错能力调用相应的解码方法。通过本发明实施例，根据二维码的错误码字个数不同，采用不同的方法解码来提高整个译码的效率。根据错误码字和译码器的纠错能力，提供相适宜的译码处理能力，提高了整个系统的译码效率。
- 一种具有不等错误保护的编码方法-201310019365.4
- 马啸;黄科超;梁楚龙 - 中山大学
- 2013-01-17 - 2013-06-05 - H03M13/05
- 本发明属于数字通信和数字存储领域，特别涉及一种具有小等错误保护的编码万法，包括以下步骤：首先，将信息序列u按重要等级划分为高等级子序列u(0)和低等级子序列u(1)，并分别送入编码器C0和C1进行编码，得到编码序列v(0)和v(1)；其次，将序列v(0)送入缓存处理器D得到和序列v(1)长度一样的序列z；然后，将序列z送入交织器П，得到交织后的序列w；接着，将序列w和v(1)送入逐符号混叠器S，得到序列c(1)；最后，构造序列c(0)＝v(0)，并将序列c(0)和c(1)进行合并，形成码字c＝(c(0)，c(1))。
- 截短型高速TPC译码器的FPGA设计方法-201210450436.1
- 李辉;岳田;张鹏宗;杨慧博;王利军;张娜 - 中国电子科技集团公司第五十四研究所
- 2012-11-12 - 2013-02-13 - H03M13/05
- 本发明公开了一种截短型高速TPC译码器的FPGA设计方法，它是基于软输入软输出的Chase II迭代译码算法，该算法的基本思想是认为接收序列中可信值较低的位置出错概率比较大，根据每个码元的可信值，找到最不可靠信息的位置，产生试探序列，从中挑选与接收序列有最小欧氏距的码字即译码输出。设计中选取截短的扩展汉明码，采用并行处理多组数据的方法，优化搜索算法使得在较少迭代次数下较短时间内搜索出欧氏距最小的码字，具有实现复杂度低便于实现，处理信息速率高，能够灵活满足工程需求等优点。
- 并行搜索的检错纠错方法和电路-201210151560.8
- 陆崇心;张洪柳;高美洲;王运哲;刘大铕 - 山东华芯半导体有限公司
- 2012-05-16 - 2012-09-19 - H03M13/05
- 本发明公开了一种不增加并行求解电路开销的情况下，就可以提高纠错速度的并行搜索的检错纠错方法和电路。调整并联电路中乘法器与加法器的拓扑关系，关键路径变成了一级乘法器和一级加法器，在电路开销方面较之普通方法没有增加的情况下，时序得到了明显的优化。在110nm工艺16位并行输出的情况下，能够实现266MHz的工作频率，进而实现了高速并行的目的。再者，依据本发明的所述方法和电路不会产生乘法器多级级联，拓扑结构更加简化。
- 一种基于可逆逻辑的数据传输错误在线检测与自纠正电路-201110411395.0
- 王友仁;张培喜;周影辉 - 南京航空航天大学
- 2011-12-12 - 2012-06-27 - H03M13/05
- 本发明公开了一种基于可逆逻辑的数据传输错误在线检测与自纠正电路，其特征在于，包括数据发送电路、错误检测电路和错误纠正电路，待处理输入信号依次经过所述的数据发送电路、错误检测电路和错误纠正电路处理得到修正信号。本发明的基于可逆逻辑的数据传输错误在线检测与自纠正电路中进行了基于可逆逻辑门的可逆设计，在错误检测和自纠正的过程中符合实时性的要求，而且利用可逆逻辑门进行可逆计算避免了由于不可逆计算导致信息位的擦除，降低了能耗，减少了应用此类传输检测和自纠正电路的数字电路或数字系统的能耗。
- 用于纠正在编码比特序列中的至少单比特错误的设备和方法-201110372558.9
- U·巴克豪森;M·格塞尔;T·克恩;S·拉库蒂尔;T·拉比纳尔特 - 英飞凌科技股份有限公司
- 2011-11-10 - 2012-05-23 - H03M13/05
- 本发明涉及用于纠正在编码比特序列中的至少单比特错误的设备和方法。一种用于纠正在编码比特序列中的至少单比特错误的设备包括错误校正子发生器和比特错误纠正器。错误校正子发生器确定编码比特序列的错误校正子，其通过将校验矩阵与编码比特序列相乘而得出。
- 基于Duffing振子的ZPW-2000轨道移频信号译码方法-201110108599.7
- 王小敏;贺莉;张文芳;郭进 - 西南交通大学
- 2011-04-28 - 2011-08-03 - H03M13/05
- 本发明公开了一种基于Duffing振子的ZPW-2000轨道移频信号译码方法。该方法首先将采集到的ZPW-2000轨道移频信号进行衰减后加入到由4个Duffing振子组成的载频译码4振子阵列中，根据振子的状态变化译码出载频，然后用该载频对轨道移频信号进行频谱搬移再带通滤波，最后将滤波后的信号加入到由18个Duffing振子组成的低频译码18振子阵列中，根据振子的状态变化译码出低频。该发明方法可靠性强、易于硬件实现，能对低信噪比的ZPW-2000和UM-71轨道移频信号进行可靠准确译码，为强噪声环境下的轨道移频信号检测提供了可行方案，在高速铁路和客运专线中具有较大的应用价值。
- 一种LDPC码的分层编码方法和装置-200910086332.5
- 张涛;游月意;李强;邱宁;曹南山;姚扬中 - 中兴通讯股份有限公司
- 2009-05-31 - 2010-12-01 - H03M13/05
- 本发明公开了一种低密度奇偶校验(LDPC)码的分层编码方法，包括：根据校验矩阵H的校验位矩阵部分Hp的结构特征，确定分层运算模式所对应的校验位在LDPC码码字中的位置信息，以及该位置信息所对应H中的行信息；根据所确定的位置信息和对应的行信息，并通过分层运算模式直接得到该位置信息对应的校验位的值，再根据得到的校验位的值更新码字；对剩余待确定的校验位所对应的剩余校验矩阵Ht执行LU分解，得到剩余待确定的校验位的值，并根据得到的校验位的值更新码字。本发明还公开了一种LDPC码的分层编码装置，解决了现有的LDPC编码方法所需存储空间较大，且编码时延较长的问题。
- 对位序进行编码的方法及编码电路-200880106855.5
- 林伟铭;许昌龙;田边充;武田辉人;水田友昭 - 新加坡科技研究局;松下电工股份有限公司
- 2008-09-12 - 2010-08-11 - H03M13/05
- 本发明提供了一种用于对位序进行编码的方法，该方法包括：选择第一编码区块的位数与第一编码方案；将位序次分割成为至少一个第一位块与第二位块，其中每个至少一个第一位块包含第一编码区块的位数的位，且第二位块包含少于第一编码区块的位数的位；选择用于第二位块的第二编码方案，所述第二编码方案是不同于第一编码方案的编码方案；以及使用第一编码方案对至少一个第一位块进行编码，且使用第二编码方案对第二位块进行编码。
- 用于使用信道代码解码的装置和方法-200910253603.1
- 赵基亨;吴旼锡;丁奎赫;李荣燮 - LG电子株式会社
- 2005-12-22 - 2010-06-30 - H03M13/05
- 本发明涉及用于使用信道代码解码的装置和方法，公开了一种编码和解码方法和装置。该方法和装置改进了编码和解码性能而不使用大存储器容量以及还降低用于实现的硬件的复杂性。根据该方法，从发送侧接收编码信号，并使用奇偶校验矩阵解码接收信号。奇偶校验矩阵包括其中特定数目的层的非零元素在列方向不重叠的层。
- 编解码方法以及编码器、解码器、乘积项装置-200710166478.1
- 吴安妮 - 华为技术有限公司
- 2007-11-20 - 2009-05-27 - H03M13/05
- 本发明实施例提供一种编解码方法、编码器和解码器。所述编码方法包括将所述待编码的信息组转换为信息多项式；根据所述信息多项式和生成多项式，获取校验多项式；根据所述校验多项式和信息多项式，得到编码后的码字；所述获取校验多项式过程中的乘积项计算包括：将乘积项转换为乘积多项式；使用替换多项式代替所述多项式中次幂高于乘积项比特位数的项；将替换后的多项式的系数序列作为乘积项的计算结果。通过本发明实施例提供的技术方案，能够在编解码过程节省逻辑资源，提高数据处理速度。
- 里得-索罗门解码中有效率的陈氏寻根方法及系统-200710162586.1
- 许跃腾 - 光宝科技股份有限公司
- 2007-10-19 - 2009-04-22 - H03M13/05
- 一种里得-索罗门解码中有效率的陈氏寻根方法，适用于在一具有平行处理指令集的处理器上执行，该方法包含下列步骤：(a)若已求出的一错误位置多项式符合一预设条件，则以查表方式直接对应出至少一错误符号位置；(b)若该错误位置多项式不符合该预设条件，则执行步骤(c)-(e)；(c)计算一错误评估值；(d)若该错误评估值等于0，则将该错误符号位置存储至一错误位置存储器；及(e)若该错误评估值不等于0，则回到步骤(c)。
- 专利分类
