[发明专利]DRAM存储器在审
| 申请号： | 201910904496.8 | 申请日： | 2019-09-24 |
| 公开（公告）号： | CN112634955A | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 冀康灵;尚为兵;李红文 | 申请（专利权）人： | 长鑫存储技术有限公司 |
| 主分类号： | G11C11/403 | 分类号： | G11C11/403;G11C11/4063 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 孙佳胤;高德志 |
| 地址： | 230001 安徽省合肥市蜀山*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种DRAM存储器，包括：衬底；位于所述衬底上呈行列排布的若干存储库，每一个存储库在列方向上被分为三个存储块，所述每一个存储块中均具有呈行列排布的若干存储单元。通过将每一个存储库列方向上分为三个存储块，一方面，在每一个存储库容量一定的情况下，在列方向上将每一个存储库分为三个存储块，每一个存储块在行方向上的长度会变短，使得控制线路和数据传输线路到每一个存储块中的存储阵列中相应的存储单元的距离会变短，因而可以不需要很大的驱动，并且使得数据传输线路产生的寄生电阻和寄生电容减小，使得数据传输速率和数据传输准确性提升，降低功耗。 | ||
| 搜索关键词： | dram 存储器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长鑫存储技术有限公司，未经长鑫存储技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910904496.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有双晶体管垂直存储器单元及共板的存储器装置-202080060550.6
- K·M·考尔道;K·萨尔帕特瓦里;刘海涛;D·V·N·拉马斯瓦米 - 美光科技公司
- 2020-08-26 - 2022-04-15 - G11C11/403
- 一些实施例包含设备及形成所述设备的方法。所述设备中的一者包含：衬底；导电板，其位于所述衬底上方以耦合接地连接；数据线，其位于所述衬底与所述导电板之间；存储器单元；及导线。所述存储器单元包含第一晶体管及第二晶体管。所述第一晶体管包含电耦合于所述数据线与所述导电板之间的第一区域及与所述第一区域电分开的电荷存储结构。所述第二晶体管包含电耦合到所述电荷存储结构及所述数据线的第二区域。所述导线与所述第一区域及所述第二区域电分开且横跨所述第一晶体管的所述第一区域的部分及所述第二晶体管的所述第二区域的部分，且形成所述第一晶体管及所述第二晶体管的栅极。
- 具有对称裕量的数据相关感测放大器-202110104537.2
- B·贾亚拉曼;R·拉哈万;R·R·图姆鲁;桐畑外志昭 - 格芯（美国）集成电路科技有限公司
- 2021-01-26 - 2021-08-27 - G11C11/403
- 本公开涉及具有对称裕量的数据相关感测放大器。特别地，本公开涉及一种包括偏置发生器电路的结构，该偏置发生器电路被配置为提供存储器电路的两个逻辑状态之间的对称裕量。
- DRAM存储器-201910904496.8
- 冀康灵;尚为兵;李红文 - 长鑫存储技术有限公司
- 2019-09-24 - 2021-04-09 - G11C11/403
- 一种DRAM存储器，包括：衬底；位于所述衬底上呈行列排布的若干存储库，每一个存储库在列方向上被分为三个存储块，所述每一个存储块中均具有呈行列排布的若干存储单元。通过将每一个存储库列方向上分为三个存储块，一方面，在每一个存储库容量一定的情况下，在列方向上将每一个存储库分为三个存储块，每一个存储块在行方向上的长度会变短，使得控制线路和数据传输线路到每一个存储块中的存储阵列中相应的存储单元的距离会变短，因而可以不需要很大的驱动，并且使得数据传输线路产生的寄生电阻和寄生电容减小，使得数据传输速率和数据传输准确性提升，降低功耗。
- 用于控制半导体装置中的驱动信号的设备及方法-202010239226.2
- 山本展生;铃木尊雅 - 美光科技公司
- 2020-03-30 - 2020-10-20 - G11C11/403
- 本发明描述用于控制半导体装置中的驱动信号，特定来说，用于维持字驱动器信号的活动状态的设备及方法。字驱动器可包含于存储器装置中，所述存储器装置包含层次型结构化的主字线及子字线。所述子字线可由子字驱动器驱动，所述子字驱动器由主字驱动器及字驱动器激活。在例如刷新操作的操作期间，由字驱动器提供到子字驱动器的驱动信号可保持于活动状态，而由主字驱动器提供到所述子字驱动器的所述驱动信号在活动状态与不活动状态之间转变。在一些实例中，所述字驱动器可包含锁存器，其用于在刷新操作启动时锁存激活信号以维持所述驱动信号的状态。
- DRAM存储器-201921593569.8
- 冀康灵;尚为兵;李红文 - 长鑫存储技术有限公司
- 2019-09-24 - 2020-06-23 - G11C11/403
- 一种DRAM存储器，包括：衬底；位于所述衬底上呈行列排布的若干存储库，每一个存储库在列方向上被分为三个存储块，所述每一个存储块中均具有呈行列排布的若干存储单元。通过将每一个存储库列方向上分为三个存储块，一方面，在每一个存储库容量一定的情况下，在列方向上将每一个存储库分为三个存储块，每一个存储块在行方向上的长度会变短，使得控制线路和数据传输线路到每一个存储块中的存储阵列中相应的存储单元的距离会变短，因而可以不需要很大的驱动，并且使得数据传输线路产生的寄生电阻和寄生电容减小，使得数据传输速率和数据传输准确性提升，降低功耗。
- 半导体存储器装置和具有其的存储器系统-201910393323.4
- 柳成宪;金正烈;金铁雄;金铉普;林周延 - 三星电子株式会社
- 2019-05-13 - 2020-03-17 - G11C11/403
- 提供一种半导体存储器装置和具有其的存储器系统。所述半导体存储器装置包括：上电信号生成器，被配置为响应于存储器电压达到目标电压电平生成上电信号；初始化器，被配置为响应于上电信号和复位信号生成初始化信号，并响应于初始化操作的完成生成初始刷新命令；以及存储器单元阵列，包括连接在多条字线与多条位线之间的多个存储器单元，存储器单元阵列被配置为：响应于初始刷新命令对所述多个存储器单元执行初始刷新操作。
- 存储器存取方法、存储器存取控制方法及存储器控制器-201310220521.3
- 薛时彦 - 联发科技股份有限公司
- 2013-06-05 - 2017-06-16 - G11C11/403
- 本发明提供至少一种存储器存取方法、存储器存取控制方法及存储器控制器，其中一种存储器存取方法适用于耦接至地址与数据复用总线及地址总线且包括存储器阵列的存储器装置，该存储器存取方法包括通过地址与数据复用总线接收地址信息的低位地址信号并通过地址总线接收地址信息的高位地址信号；通过地址总线接收高阶存取信号；以及根据地址信息以及高阶存取信号，对存储器阵列进行存取操作以存取数据，并通过地址与数据复用总线接收或传送数据。本发明可使存储器装置连续存取数据，提升数据存取速率，并具有更多元的存取模式。
- 用于使刷新操作对易失性存储器性能的影响最小化的方法及系统-201210402904.8
- 罗伯特·迈克尔·沃克 - 高通股份有限公司
- 2005-11-22 - 2013-03-13 - G11C11/403
- 本发明涉及用于使刷新操作对易失性存储器性能的影响最小化的方法及系统。本发明提供一种存储器系统。所述系统包括：易失性存储器；刷新计数器，其经配置以监测在所述易失性存储器内执行的提前刷新的次数；及控制器，其经配置以响应于检测到对定期安排的刷新的请求而检查所述刷新计数器，以确定是否可跳过所述定期安排的刷新。
- 一种动态存储器的刷新频率装置及其方法-201010552301.7
- 刘奎伟;舒清明 - 北京兆易创新科技有限公司
- 2010-11-18 - 2012-05-23 - G11C11/403
- 本发明公开了一种动态存储器的刷新频率装置和方法，包括：第一边沿采集模块接收外部时钟信号，采集外部时钟信号的上升沿或下降沿，产生第一脉冲信号；第二边沿采集模块接收内部时钟信号，采集内部时钟信号的上升沿或下降沿，产生第二脉冲信号；排队模块接收并根据第一脉冲信号和第二脉冲信号生成刷新请求信号；仲裁模块对刷新请求信号和读写请求信号进行仲裁，输出刷新操作信号；刷新时控模块接收并根据刷新操作信号控制刷新操作。通过本发明所述的刷新频率装置和方法，当动态存储器存储或读取的操作频率提高时，可选择采用外部或内部时钟频率作为刷新频率。
- 位反转电路-201110257387.5
- 杨光军 - 上海宏力半导体制造有限公司
- 2011-09-01 - 2012-03-21 - G11C11/403
- 本发明公开一种位反转电路，至少包括：产生补偿电流的数据模式补偿电路，根据当前的数据模式来补偿源极线的编程电压；将该补偿电流镜像至第二镜像电路的第一镜像电路；用于将镜像至该第二镜像电路的补偿电流进一步镜像的第二镜像电路，并将该补偿电流与一参考电流进行比较，输出一比较结果；对该比较结果进行整形后产生一反向数字信号的整形电路；以将镜像至该第二镜像电路的补偿电流转化成控制信号的控制信号产生电路；用于产生初始编程电压的电荷泵电路；以及以在该控制信号的控制下输出相应的编程电压的稳压电路，本发明通过对写入数据进行反向后再写入存储单元，使得需要充电的存储单元较少，降低了功耗。
- 防止便携式终端中的异常只读存储器更新的装置和方法-201110128519.4
- 李容在 - 三星电子株式会社
- 2011-05-10 - 2012-02-15 - G11C11/403
- 一种防止便携式终端中的异常只读存储器更新的装置和方法。一种用于确定便携式终端中的异常ROM更新的装置和方法。所述装置包括：ROM更新单元，当执行ROM更新处理时增加ROM更新开始计数器的值，当结束ROM更新处理时增加更新结束计数器的值。ROM更新单元加载更新开始计数器的值和更新结束计数器的值，并比较两个计数器的值，以确定ROM更新处理在便携式终端异常操作之前是否被正常执行。
- 交错自刷新的方法-201110122860.9
- K·S·贝恩斯;G·韦吉斯 - 英特尔公司
- 2011-04-11 - 2012-01-18 - G11C11/403
- 一种系统、设备和方法用于：将存储器模块的多个存储器列中的第一列指定为主列并将一个或多个第二列指定为辅助列；经由在所述存储器模块内部与所述多个存储器列耦合的硬件逻辑，在第一时间(例如Time1)触发所述主列的刷新；以及在一个或多个第二时间(例如Time2到Timen)触发每一个所述辅助列的非重叠交错刷新，所述一个或多个第二时间对应于被指定为所述辅助列的各个存储器列中的每一个列。
- 集成电路装置-201110132409.5
- 竹内健;畑中辉义;石田光一;安福正;高宫真;樱井贵康 - 国立大学法人东京大学
- 2011-05-20 - 2011-12-07 - G11C11/403
- 本发明提供了集成电路装置，其中信道数检测电路50，在执行以使输出端子电压Vpgm达到电压V2的方式控制晶体管N2的升压开关控制的途中，在输出端子电压Vpgm下降时，根据下降后的输出端子电压Vpgm，检测操作信道数Nch，开关控制电路70采用根据操作信道数Nch调节的导通时间及截止时间的控制用时钟信号CLK执行升压开关控制。从而，升压开关控制中，即使操作信道数Nch增加时，也可以根据操作信道数Nch，更适当地执行升压开关控制，更适当地使电源电压升压到电压V2为止。
- 一种刷新操作方法以及基于该刷新操作方法的PSRAM-201010153437.0
- 林殷茵;孟超;董存霖;程宽 - 复旦大学
- 2010-04-22 - 2011-11-09 - G11C11/403
- 本发明提供一种刷新操作方法以及基于该刷新操作方法的PSRAM(伪静态随机存储器)，属于动态随机存储器(DRAM)技术领域。该刷新操作方法利用增益单元包括两组相互独立的字线和两组相互独立的位线的特点，将所述增益单元存储阵列的其中一行的刷新操作与该增益单元存储阵列的其他任一行的外部访问操作并行进行；该PSRAM也对应包括刷新控制电路，所述刷新控制电路可操作地用于控制增益单元存储阵列中的一行的刷新操作与所述增益单元存储阵列的其他行的外部访问操作并行进行。该刷新操作方法大大提高了增益单元存储阵列的操作速度，使用该刷新操作方法的PSRAM具有操作速度快、与外部SRAM接口兼容的特点。
- 存储控制设备、存储设备和存储设备系统-201110038109.0
- 黑田真实 - 索尼公司
- 2011-02-15 - 2011-08-24 - G11C11/403
- 在此公开了一种存储控制设备，其包括温度传感器、温度信息选择部分、刷新命令接收部分和触发发布频率设置部分。
- 半导体存储器、存储系统及其控制方法-201010000947.4
- 尹相植 - 海力士半导体有限公司
- 2010-01-21 - 2011-05-11 - G11C11/403
- 本发明公开了半导体系统、半导体存储器及其控制方法的各个实施例。在一个示例性实施例中，半导体存储器可以包括：第一电路区，配置为执行对应于一般操作命令的操作；和第二电路区，配置为将一般操作命令提供给第一电路区。所述第二电路可以被配置为基于分配给所述半导体存储器的目标识别信息和唯一识别信息，确定是否选择所述半导体存储器以执行所述操作。
- 交错式存储器电路及交错存取存储器电路的方法-201010125288.7
- 许国原;黄明杰;金永英;苏布拉马尼·肯基瑞 - 台湾积体电路制造股份有限公司
- 2010-02-24 - 2010-09-01 - G11C11/403
- 本发明涉及交错式存储器电路及交错存取存储器电路的方法。一种交错式存储器电路包括第一存储器库，包括至少一第一存储器晶格；第一区域控制电路；第二存储器库，包括至少一第二存储器晶格，并与第二字元线及第二位元线；一第二区域控制电路；输入输出区块，与该第一存储器库及该第二存储器库耦接；以及全域控制电路，交错式存取包括使用一时钟脉冲信号，该时钟脉冲信号包括一第一周期与一第二周期，分别用以存取该第一存储器晶格与该第二存储器晶格，其中该第二周期用以使能该第一区域控制电路以触发一第一读行选取信号的一第一转变，其中该第一读行选取信号用以存取该第一存储器晶格。本发明对字元线信号脉宽有更理想的控制力。
- 半导体存储器装置-201010105846.3
- 园田正俊 - 恩益禧电子股份有限公司
- 2010-01-26 - 2010-08-04 - G11C11/403
- 本发明涉及一种半导体存储器装置。半导体存储器装置被提供在刷新请求电路和命令解码器之间，并且包括刷新同步电路，该刷新同步电路用于如果从命令解码器输出外部访问请求则去激活刷新请求。半导体存储器装置进一步包括时钟相位调整单元，该时钟相位调整单元对时钟生成延迟，其中延迟与从发布外部访问请求时直到通过关键路径时花费的时间相同或者更长，并且该延迟还短于一个周期。然后，触发器在来自于时钟相位调整单元的时钟时序获取来自于命令解码器的请求并且将其提供给存储器单元阵列。
- 用以选择存储器区域的方法、电路及系统-200880024386.2
- 斯科特·史密斯 - 美光科技公司
- 2008-05-19 - 2010-06-16 - G11C11/403
- 本发明描述用于选择存储器区域的实施例。举例来说，在一个实施例中，具有存储器单元阵列的存储器装置包含阵列选择块。所述阵列选择块接收指示所述存储器单元阵列中的区域的输入信号。所述阵列选择块基于所述存储器单元阵列中的至少一个物理位置中的缺陷数目的检测产生选择信号以将所述区域映射到所述位置。
- 半导体存储装置-200480043578.X
- 富田浩由;山口秀策 - 富士通株式会社
- 2004-07-16 - 2007-06-27 - G11C11/403
- 共用端子接收地址信号和数据信号。地址有效端子接收表示供给共用端子的信号是地址信号的地址有效信号。判优器决定优先外部存取请求和内部刷新请求中的哪一个。判优器响应芯片使能信号和地址有效信号的同为有效电平(外部存取请求)来禁止接收内部刷新请求。判优器响应读出操作或者写入操作的结束来允许接收内部刷新请求。其结果是，在具有接收地址信号和数据信号的共用端子的半导体存储装置中，能够防止读出操作以及写入操作和响应内部刷新请求的刷新操作相互冲突，从而防止误操作。
- 半导体存储器-200480043013.1
- 西村幸一;池增慎一郎 - 富士通株式会社
- 2004-06-22 - 2007-04-25 - G11C11/403
- 预充电电压生成电路根据周围温度输出多种预充电电压的某一种。预充电电路在动态存储器单元的非存取过程中，将预充电电压提供给位线。读出放大器对从动态存储器单元读取到位线上的数据信号的电压和所供给的预充电电压的差进行放大。通过根据周围温度来改变预充电电压，能够改变读出放大器的读出余量，并能够改善存储器单元的数据保持时间的最差值。其结果是，能够降低存储器单元的刷新频率，并能够减小电能消耗以及待机电流。
- 半导体存储器以及半导体存储器的操作方法-200480042360.2
- 川畑邦范;大塚修三 - 富士通株式会社
- 2004-03-11 - 2007-03-07 - G11C11/403
- 向将位线连接到预充电电压线上的nMOS晶体管(预充电电路)的栅极提供位线复位信号。将位线复位信号的高电平电压在刷新操作之后的预充电操作过程中保持为第一电压，在存取操作之后的预充电操作过程中保持为第二电压。因此，在刷新操作之后的预充电操作过程中不使用第二电压，从而减小了第二电压的生成电路的消耗电流。特别是能够减小连续产生内部刷新请求的待机期间中的消耗电流(待机电流)。
- 半导体器件-200610092362.3
- 堂野千晶;越川康二 - 尔必达存储器株式会社
- 2006-06-01 - 2006-12-13 - G11C11/403
- 在半导体器件中，内部地产生的电源电压VPP被监视。如果内部地产生的电源电压VPP低于下限电压，那么选择连续刷新作为双刷新操作模式。在连续刷新中，用于配对地址的双刷新被插入下一刷新周期中。通过连续刷新，抑制内部地产生的电源电压VPP的减小。
- 专利分类
