[发明专利]基于Zynq-7020的微型双模接收机及其导航方法

摘要

本发明公开了一种基于Zynq‑7020的微型双模接收机及其导航方法。该微型双模接收机包括电源模块、射频前端处理模块、基带信号数字处理模块和定位解算处理模块。导航方法为：首先数字中频信号进行捕获、跟踪从而获取GPS和BDS的导航电文信息；然后进行GPS和BDS的系统时间和坐标进行统一处理；接着建立GPS和BDS双模联合定位模型，增加总的可见星数量，改善空间中卫星的几何分布状况；最后利用载波相位平滑伪距，减小接收机测量噪声和多路径的影响。本发明提高了双模接收机系统的定位精度和定位延续性，降低了双模接收机的体积和功耗。

主权项

1.一种基于Zynq‑7020的微型双模接收机，其特征在于，包括电源模块、射频前端处理模块、基带信号数字处理模块和定位解算处理模块；所述电源模块，通过输入+5V直流电压供电，通过四路DC/DC电源芯片TLV62130RGT转化成+3.3V、+1.8V、+1.2V、+1.0V四路电源，对基带信号处理模块和数字信号处理模块进行供电；通过一路LDO SPX3819M5‑3‑3产生VCCIO电源对Zynq‑7020的BANK35进行供电；所述射频前端处理模块，采用型号为MAXIM公司的MAX2769；射频前端处理模块通过卫星信号天线接收所有可见卫星的信号，将接收的GPS/BDS信号经过带通滤波和放大处理，送入混频器进行下变频处理，生成中频信号，然后利用A/D芯片进行转换采样，把模拟中频信号离散化后生成数字中频信号，送入基带信号数字处理模块中处理；所述基带信号数字处理模块和定位解算处理模块，采用Xilinx公司的全可编程器件Zynq‑7020，包括双ARM Cortex‑A9系列处理器系统PS和FPGA逻辑资源PL；所述PS采用33.333MHz的时钟输入，PL采用16.369MHz的时钟输入，晶振输出连接到FPGA的全局时钟GCLK，该GCLK用于驱动FPGA内的用户逻辑电路；所述Zynq‑7020通过串行外设SPI接口对MAX2769芯片进行逻辑配置；Zynq‑7020的PL部分接收MAX2769的4线数字输出，最终形成数字中频IF信号；PL中基带信号数字处理模块通过多通道并行处理IP核对数字中频信号进行捕获、跟踪、位同步、帧同步和导航电文的处理；所述PS部分的双ARM Cortex‑A9通过AXI‑GP、AXI‑HP以及AXI‑ACP与PL部分的FPGA资源进行通信，PS对PL中的数字中频信号进行捕获控制和捕获判决，实现鉴相、滤波以及GNSS定位解算。