[发明专利]半导体测试结构的形成方法有效
| 申请号： | 201910498266.6 | 申请日： | 2019-06-10 |
| 公开（公告）号： | CN110211947B | 公开（公告）日： | 2020-12-18 |
| 发明（设计）人： | 张超然;周俊;李赟 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体测试结构的形成方法，所述方法包括：提供一半导体基底，半导体基底定义有存储区和测试区，半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层，在存储区形成第一凹槽的同时，在测试区形成第二凹槽，第一凹槽和第二凹槽均贯穿控制栅层以及隔离层；在测试区形成至少一个第三凹槽，第三凹槽延伸至控制栅层中；分别在第二凹槽和第三凹槽中形成导电插塞，将控制栅层和浮栅层引出，以形成测试结构。本发明提供的方法可以简化工艺过程，降低成本。 | ||
| 搜索关键词： | 半导体 测试 结构 形成 方法 | ||
【主权项】：
1.一种半导体测试结构的形成方法，其特征在于，所述方法包括：提供一半导体基底，所述半导体基底定义有存储区和测试区，所述半导体基底上依次形成有隧穿氧化层、浮栅层、隔离层以及控制栅层；在所述存储区形成第一凹槽的同时，在所述测试区形成第二凹槽，所述第一凹槽和所述第二凹槽均贯穿所述控制栅层以及隔离层；在所述测试区形成至少一个第三凹槽，所述第三凹槽延伸至所述控制栅层中；分别在所述第二凹槽和所述第三凹槽中形成导电插塞，用于分别将所述浮栅层和控制栅层引出，以形成测试结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910498266.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种芯片封装结构及其制造方法
- 下一篇：背对背堆叠芯片
