[发明专利]具有降低的VCO增益的锁相环设计在审
| 申请号： | 201910242357.3 | 申请日： | 2019-03-28 |
| 公开（公告）号： | CN110417405A | 公开（公告）日： | 2019-11-05 |
| 发明（设计）人： | N·古普塔;K·K·特亚吉 | 申请（专利权）人： | 意法半导体国际有限公司 |
| 主分类号： | H03L7/083 | 分类号： | H03L7/083;H03L7/10 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华;吕世磊 |
| 地址： | 荷兰阿*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器(PFD)。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括：积分器，该积分器具有接收中间输出的第一输入、第二输入，并且生成粗略VCO控制；将参考电压耦合到第二输入的第一开关；对积分器的输出进行缓冲的缓冲器；以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制，并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。 | ||
| 搜索关键词： | 积分器 反馈信号 输出信号 精细 输出 缓冲器 相位频率检测器 产生控制信号 接收控制信号 接收输入信号 环路滤波器 参考电压 第一开关 反馈路径 控制电路 输出耦合 电荷泵 锁相环 耦合到 缓冲 | ||
【主权项】：
1.一种锁相环，包括：相位频率检测器(PFD)，具有接收输入信号的第一输入端子和接收反馈信号的第二输入端子；电荷泵，具有被耦合到所述PFD的输出端子的输入端子；环路滤波器，包括串联在所述电荷泵的输出端子与地之间的电阻器和电容器；积分器，具有被耦合到所述环路滤波器的中心抽头的非反相端子；第一开关，被耦合在参考电压与所述积分器的反相端子之间；第二开关，被耦合到所述积分器的所述反相端子；缓冲器，被耦合在所述积分器的输出端子与所述第二开关之间；压控振荡器(VCO)，具有被耦合到所述环路滤波器的第一输入端子和被耦合到所述积分器的输出端子的第二输入端子；以及反馈路径，提供所述反馈信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司，未经意法半导体国际有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910242357.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种三态门装置
- 下一篇：采用集成多段式宽带VCO实现宽带频率源的数字锁相环
- 同类专利
- 具有降低的VCO增益的锁相环设计-201910242357.3
- N·古普塔;K·K·特亚吉 - 意法半导体国际有限公司
- 2019-03-28 - 2019-11-05 - H03L7/083
- 一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器(PFD)。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括：积分器，该积分器具有接收中间输出的第一输入、第二输入，并且生成粗略VCO控制；将参考电压耦合到第二输入的第一开关；对积分器的输出进行缓冲的缓冲器；以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制，并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。
- 振荡电路和集成电路-201910620232.X
- 张凡元;许志玲;许建超;夏书香 - 深圳市锐能微科技有限公司
- 2019-07-10 - 2019-10-15 - H03L7/083
- 一种振荡电路，该振荡电路通过一个自启动的基准电路在镜像电路的输入端形成偏置电流，镜像电路镜像偏置电流产生基准电流，将基准电流接入到振荡单元产生振荡信号并通过整形输出，可见本振荡电路结构简单，不需要启动电路，能耗低，且产生的基准电流与电源电压无关。
- 一种同步脉冲信号的输出方法、装置、设备及计算机介质-201910541722.0
- 甘勇 - 武汉星旗科技有限公司
- 2019-06-21 - 2019-09-27 - H03L7/083
- 本说明书公开了一种同步脉冲信号的输出方法、装置、设备及计算机介质，所述方法包括：将预先处理的第一时钟输入至锁相环电路,输出第二时钟；调整所述第二时钟的相位,并将所述第二时钟输入至计时系统,输出同步脉冲信号。本发明通过向锁相环电路输入预先处理的第一时钟而输出第二时钟,并通过调整第二时钟的相位,最终输出同步脉冲信号,同步脉冲信号的精度受第一时钟的影响,第一时钟经过预先处理可以消除误差,使得输出的同步脉冲信号更精确。
- 多路相位发生器-201811269252.9
- 葛辛;董军挥;冯海友;王二雄;朱威桢 - 中惠医疗科技（上海）有限公司
- 2018-10-29 - 2019-03-08 - H03L7/083
- 本发明提供了一种多路相位发生器，包括：通信接口、PLL电路、译码器、计数器、波形发生器、输出驱动电路；通信接口的输出端连接译码器的输入端；译码器的输出端分别连接计数器的使能端、多个波形发生器的第一输入端；所述多个波形发生器的输出端各自连接对应的输出驱动电路；PLL电路的输出端连接计数器的时钟信号端；计数器的输出端分别连接多个波形发生器的第二输入端。在优选例中本发明尤其是一种基于FPGA的相位信号发生器，PLL电路、译码器、计数器、波形发生器采用FPGA电路实现。本发明使用等效数字方波模型作为相控信号，设计思路简单、易于实现、成本低廉，具有多方面优势。
- 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路-201610107830.3
- 郭晓锋 - 西安紫光国芯半导体有限公司
- 2016-02-26 - 2018-08-14 - H03L7/083
- 本发明公开一种同时实现占空比矫正和延迟锁相的延迟锁相环电路，包括DLLDCC延迟链、DLLDCC控制器、DLL鉴相器、占空比检测电路和DLL反馈电路；输入时钟连接DLLDCC延迟链的输入端和DLL鉴相器的第一输入端；DLL反馈电路的输入端连接DLLDCC延迟链输出的输出时钟；DLL反馈电路的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLLDCC控制器连接DLLDCC延迟链；占空比检测电路的输入端连接最终输出时钟，占空比检测电路的输出端连接DLLDCC控制器。本发明在传统DLL电路结构的基础上进行了改进，使其同时实现DLL和DCC功能，大大的简化了DLL和DCC电路，并能保证最终输出时钟的占空比为50％。
- 一种同步时钟参考源及同步时钟参考产生方法-201510734193.8
- 刘强;朱伟;李伟 - 中国电子科技集团公司第四十一研究所
- 2015-10-27 - 2018-08-10 - H03L7/083
- 本发明提出了一种同步时钟参考源，包括：倍频器装置、滤波装置、电平转换输出装置；所述倍频器装置完成对基准源输入的倍频处理，得到所需时钟频率源；所述滤波装置分为两级，一级装置采用匹配网络滤波器滤除基准源信号远端谐波分量，二级装置采用声表面波滤波器进一步消除信号近端噪声，得到高质量时钟信号；所述电平转换输出装置采用单端正弦波转差分电平标准芯片对时钟信号进行电平转换。本发明采用仪器本机的时钟基准源作为参考源，解决不同步相位误差问题，同时解决了谐波噪声对级联电路的干扰，电路结构简化，减少复杂器件的使用，提高工作效率。
- 一种基于锁相及移相校准合并单元测试仪时钟误差的装置-201720928151.2
- 李鹤;熊前柱;胡浩亮;李登云;徐子立;杨春燕;聂琪;万鹏 - 中国电力科学研究院;国家电网公司;深圳市星龙科技股份有限公司
- 2017-07-27 - 2018-02-13 - H03L7/083
- 本实用新型提供一种基于锁相及移相校准合并单元测试仪时钟误差的装置，所述装置包括标准时钟；第一时钟转换单元，其用于将输入的标准时钟信号转换成秒脉冲PPS信号；第二时钟转换单元，其用于将待测合并单元测试仪时钟输出模块输出的时钟信号转换成待检测光PPS信号或者电PPS信号；锁相时钟，其使用高频时钟跟踪输入的PPS信号并锁相在PPS信号的上升沿；时钟偏移单元，其用于设定额外时钟偏移，并输出时钟偏移值；第三时钟转换单元，其用于将时钟偏移单元输出的时钟偏移值转换为IRIG_B码或者PPS信号，并将转换后的信号传输至待测合并单元测试仪的时钟输入模块；显示单元，其用于显示锁相时钟锁相以及时钟偏移单元进行偏移后的秒脉冲信号。
- 一种片上基准时钟产生电路及方法-201410360842.8
- 李琰;俞航;刘少华;姜来;纪震 - 深圳大学
- 2014-07-25 - 2017-06-13 - H03L7/083
- 本发明公开了一种片上基准时钟产生电路及方法，所述片上基准时钟产生电路包括由多个延时单元级联而成的全差分环形振荡电路(10)、分别与每一延时单元连接的温度补偿电路(20)、与最后一级延时单元的两个输出端连接的比较器(30)以及与所述比较器(30)的输出端连接的延时锁相环(40)。实施本发明的有益效果是，通过采用温度补偿的方法实现振荡电路的片上集成，且结合延时锁相环对相位抖动的低通滤波特性，在相对较低复杂度的条件下，实现了完全片上集成、高稳定度的片上基准时钟产生电路。
- 一种同时实现占空比矫正和延迟锁相的延迟锁相环电路-201620147038.6
- 郭晓锋 - 西安紫光国芯半导体有限公司
- 2016-02-26 - 2016-07-27 - H03L7/083
- 本实用新型公开一种同时实现占空比矫正和延迟锁相的延迟锁相环电路，包括DLLDCC延迟链、DLLDCC控制器、DLL鉴相器、占空比检测电路和DLL反馈电路；输入时钟连接DLLDCC延迟链的输入端和DLL鉴相器的第一输入端；DLL反馈电路的输入端连接DLLDCC延迟链输出的输出时钟；DLL反馈电路的输出端连接DLL鉴相器的第二输入端；DLL鉴相器的输出端通过DLLDCC控制器连接DLLDCC延迟链；占空比检测电路的输入端连接最终输出时钟，占空比检测电路的输出端连接DLLDCC控制器。本实用新型在传统DLL电路结构的基础上进行了改进，使其同时实现DLL和DCC功能，大大的简化了DLL和DCC电路，并能保证最终输出时钟的占空比为50％。
- 10MHz信号频标分路设备-201610058285.3
- 邓筠;胡建平;肖晓兵 - 中国电子科技集团公司第十研究所
- 2016-01-28 - 2016-07-06 - H03L7/083
- 本发明提出的一种10MHz信号频标分路设备，旨在提供一种具有良好的传输特性，可以改善经光纤长距离传输引起的10MHz信号相位噪声恶化，能够输出高稳低相噪的频标分路设备。本发明通过下述技术方案予以实现：在切换模块与缓冲模块锁之间设有对输入噪声线性过滤和相位控制的锁相环模块，锁相模块内置有高稳压控晶体振荡器；10MHz信号经切换模块二选一切换后送到锁相环模块优化10MHz信号的相位噪声，经锁相后的10MHz信号通过压控晶体振荡器进行锁相，10MHz信号经切换模块通过锁相环模块送到缓冲模块，缓冲模块通过频标分路模块，再经频标分路模块输出多路10MHz信号到后端设备。利用本发明可以避免频标分路设备输出信号频谱质量不能满足后端设备的缺点。
- 数控延迟锁定环基准发生器-201410401923.8
- 周耀;曹羽欧;钱晓州;白宁;许新颜 - 硅存储技术公司
- 2014-07-04 - 2016-02-17 - H03L7/083
- 本发明涉及数控延迟锁定环基准发生器。公开了一种用于数控延迟锁定环基准发生器的系统和方法。一种用于生成时序延迟信号的系统，包括：相位误差检测器，用于确定第一周期信号和第二周期信号之间的相位误差；计数器，用于接收来自相位误差检测器的一个或多个输出以及生成数字信号；控制器，用于接收所述数字信号并且生成用来驱动电流控制延迟环的信号，所述电流控制延迟环生成所述第二周期信号以及所述时序延迟信号。
- 一种用于频率合成器的超低相位噪声基准信号产生装置-201220083732.8
- 李宏宇;沈巧蓉;田云峰;付国良;张冰 - 北京无线电计量测试研究所
- 2012-03-07 - 2012-10-03 - H03L7/083
- 本实用新型涉及一种用于频率合成器的超低相位噪声基准信号产生装置，该基准信号产生装置包括依次连接的晶体振荡器、第一锁相环路和第二锁相环路，其中所述第一锁相环路包括依次连接的第一鉴相器、第一环路滤波器、压控晶体振荡器，所述压控振荡器和所述第一鉴相器的反馈输入端相连；所述第二锁相环路包括依次连接的第二鉴相器、第二环路滤波器和压控声表振荡器；该压控声表振荡器和所述第二鉴相器的反馈输入端相连。所述超低相位噪声基准信号产生装置产生的基准信号的相位噪声为各个振荡器在不同频偏处的最佳值，在各个频偏处基准信号都能取得最佳的相位噪声。
- 一种用于频率合成器的超低相位噪声基准信号产生装置-201210058937.5
- 李宏宇;沈巧蓉;田云峰;付国良;张冰 - 北京无线电计量测试研究所
- 2012-03-07 - 2012-07-25 - H03L7/083
- 本发明涉及一种用于频率合成器的超低相位噪声基准信号产生装置，该基准信号产生装置包括依次连接的晶体振荡器、第一锁相环路和第二锁相环路，其中所述第一锁相环路包括依次连接的第一鉴相器、第一环路滤波器、压控晶体振荡器，所述压控振荡器和所述第一鉴相器的反馈输入端相连；所述第二锁相环路包括依次连接的第二鉴相器、第二环路滤波器和压控声表振荡器；该压控声表振荡器和所述第二鉴相器的反馈输入端相连。所述超低相位噪声基准信号产生装置产生的基准信号的相位噪声为各个振荡器在不同频偏处的最佳值，在各个频偏处基准信号都能取得最佳的相位噪声。
- 用于产生时钟信号的方法以及数控振荡器-201010500524.9
- 王祎磊 - 上海贝尔股份有限公司
- 2010-09-30 - 2012-05-09 - H03L7/083
- 本发明提供了用于根据第一时钟信号产生第二时钟信号的方法及数控振荡器。该方法包括：检测第一时钟信号的多个信号周期；对应于多个信号周期中的每个信号周期，以一个累加步长对第二时钟信号的相位进行累加以获取多个累加值，该累加步长根据第二时钟信号的频率获得；根据多个累加值中的每个累加值以及第一时钟信号的频率生成分别对应于多个信号周期的每个信号周期的多个并行数据，多个并行数据中的至少一个并行数据包括至少一个数据翻转位；以及将多个并行数据转换成串行数据以生成第二时钟信号。通过该方式，即使第一时钟信号的频率是固定的，并且与第二时钟信号频率比较接近，可通过提高并行数据的数据位数的方式来提高第二时钟信号的精度。
- 专利分类
