[发明专利]一种基于级联父节点选通的总线地址分配和通信方法在审
| 申请号： | 201910013900.2 | 申请日： | 2019-01-08 |
| 公开（公告）号： | CN111400215A | 公开（公告）日： | 2020-07-10 |
| 发明（设计）人： | 陈建辉 | 申请（专利权）人： | 深圳市慎勇科技有限公司 |
| 主分类号： | G06F13/362 | 分类号： | G06F13/362 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518000 广东省深圳市宝*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于级联父节点选通的总线地址分配和通信方法，其特征在于，系统中只有一个主设备，可有多个从设备。每个主设备和从设备至少有一个接口，接口用于与其他设备进行级联；每个接口都包含一组总线和一组选通信号；第一级的从设备直接连接到主设备的接口上，第二级的从设备连接到第一级从设备的接口上，第三级的从设备连接到第二级从设备的接口上，以此类推；本发明避免了传统的总线地址分配技术的需要总线支持冲突检测，当从设备数量越多，发生冲突的概率就越大，从而导致总线效率不高，会限制总线接入的从设备数量，主设备无法知道各个从设备是如何连接到总线上，也无法知道各个从设备的连接关系的情况发生。 | ||
| 搜索关键词： | 一种 基于 级联 节点 总线 地址 分配 通信 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市慎勇科技有限公司，未经深圳市慎勇科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910013900.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种基于人体姿态估计的行人重识别方法
- 下一篇：空气预热器
- 同类专利
- 数据处理方法、装置、介质和设备-202010495340.1
- 曹文慧 - 地平线(上海)人工智能技术有限公司
- 2020-06-03 - 2023-10-13 - G06F13/362
- 公开了一种数据处理方法、装置、介质和设备，其中的方法包括：通过总线上的计算处理单元对当前总线中传输的数据进行处理，得到数据处理结果；确定所述数据处理结果对应的目的地址；通过所述总线将所述数据处理结果传输至所述目的地址。本公开提供的技术方案有利于提高数据处理效率，并有利于提高设备的鲁棒性。
- 数据传输装置、系统、组件、电子设备及方法-202311091826.9
- 谭新宇;刘义 - 北京象帝先计算技术有限公司
- 2023-08-29 - 2023-09-22 - G06F13/362
- 本公开提供一种数据传输装置、系统、组件、电子设备及方法。该装置包括地址通道转换模块，被配置为在接收到主设备的访问请求信号时，将主设备的访问请求信号转换为从设备的访问请求信号并发送至从设备；数据通道转换模块，被配置为在接收到主设备的一笔写传输数据或从设备的一笔读传输数据时，以主设备的访问请求信号中的突发大小和从设备的访问请求信号中的突发大小中的较小者对应的位宽为最大操作位宽，对接收到的该笔传输数据进行一次或多次位宽转换操作，以转换成另一侧的传输数据并发送至另一侧。这种位宽转换方案位宽转换延时较小，且可以适用于各种场景下的位宽转换，适用性强。
- 一种可灵活扩展的信号收发系统-202310658534.2
- 刘岑炜;杨健熙;黄俊翔 - 成都立思方信息技术有限公司
- 2023-06-06 - 2023-08-22 - G06F13/362
- 本申请公开了一种可灵活扩展的信号收发系统，涉及信号收发技术领域。所述系统包括有信号处理主机和信号收发机，信号处理主机包括有主控处理模块和第一FPGA模块，第一FPGA模块通过多个基于MGT的接口IP单元一一对应地连接多个第一高速数据传输接口，信号收发机包括有信号收发功能前端模块和第二FPGA模块，第二FPGA模块通过至少两个基于MGT的接口IP单元一一对应地连接至少两个第二高速数据传输接口，信号收发机的数目有若干个并可通过接口连接关系搭建得到呈星型拓扑结构、菊花链拓扑结构、对接拓扑结构或它们的任意组合结构的信号收发系统，如此可使整个系统能够同时满足可扩展灵活、实时高速数传和实时计算处理等特性。
- 用于高速存储器接口的命令仲裁-201680048862.9
- 詹姆斯·R·麦格罗;凯达尔纳特·巴拉里斯南;杰克逊·鹏;海德凯·卡纳亚玛 - 超威半导体公司
- 2016-09-22 - 2023-08-08 - G06F13/362
- 在一种形式中，存储器控制器包含命令队列和仲裁器。所述命令队列接收并存储存储器存取请求。所述仲裁器包含多个子仲裁器，所述子仲裁器用于在控制器周期期间从所述存储器存取请求当中提供对应的多个子仲裁获胜者，且用于在对应的控制器周期中在所述多个子仲裁获胜者当中进行选择以提供多个存储器命令。在另一形式中，数据处理系统包含用于提供存储器存取请求的存储器存取代理、存储器系统以及耦合到所述存储器存取代理和所述存储器系统的所述存储器控制器。
- 总线调度方法、装置及设备、介质和基板管理控制芯片-202310431057.6
- 张贞雷;李拓;邹晓峰;满宏涛;刘同强;周玉龙;王贤坤 - 山东云海国创云计算装备产业创新中心有限公司
- 2023-04-21 - 2023-08-04 - G06F13/362
- 本申请公开了一种总线调度方法、装置及设备、介质和基板管理控制芯片，涉及计算机技术领域，该方法包括：将基板管理控制芯片中连接至系统总线的多个功能模块划分为多个类别，为不同的类别的功能模块分配不同的优先级；当接收到高于预设优先级的第一目标功能模块的中断请求时，将系统总线的控制权分配至第一目标功能模块；当未接收到高于预设优先级的第一目标功能模块的中断请求时，轮询低于预设优先级的功能模块是否存在数据传输需求，当轮询到存在数据传输需求的第二目标功能模块时，将系统总线的控制权分配至第二目标功能模块。本申请避免了中断机制下的总线阻塞，同时避免了轮询机制下关键信息不能及时传输。
- 一种服务器用户接口面板、服务器、使用方法、工作站-202210607609.X
- 杨昊 - 苏州浪潮智能科技有限公司
- 2022-05-31 - 2023-07-18 - G06F13/362
- 本发明属于用户接口面板硬件设计技术领域，具体提供一种服务器用户接口面板、服务器、使用方法、工作站，服务器主板上设置有PCH和BMC，所述的面板上设置有USB‑C接口，USB‑C接口通过硬件接口链路与服务器主板上的PCH和BMC连接；硬件接口链路包括独立控制器芯片，独立控制器芯片的上行信号接口分别与BMC和PCH连接，独立控制器芯片的下行信号接口与USB‑C接口连接。独立控制器芯片通过USB转Uart芯片连接有可编程逻辑器件，可编程逻辑器件与主板设备连接，通过USB‑C接口实现ThunderboltNetworks的构建功能，减少线缆使用，便于管控，降低服务器节点成本，增强节点功能实现。
- 数据传输的正确性检测方法、装置和电子设备-202111554624.4
- 孙国庆;王朋宇 - 龙芯中科技术股份有限公司
- 2021-12-17 - 2023-06-20 - G06F13/362
- 本申请提供一种数据传输的正确性检测方法、装置和电子设备，其中，该方法包括：在axi总线进行数据传输时，获取读操作和写操作的操作顺序；在读操作和写操作完成时，获取axi总线的读操作完成数据包以及写操作完成数据包；根据读操作与写操作的操作顺序、读操作完成数据包以及写操作完成数据包，得到检测结果。该技术方案中，通过先获取读操作和写操作的发生顺序，在读操作和写操作的发生顺序满足要求的情况下，再对读操作完成时的读操作完成数据包和写操作完成时的写操作数据包进行数据正确性检查，如果读操作和写操作的发生顺序不满足要求，则不进行后续的数据正确性检查，如此能够有效的提高了数据传输正确性验证的效率。
- 硬件资源的复用方法、装置、硬件平台及存储介质-202210863502.1
- 苏校;张敏光;黄俊;周文龙;容铭康 - 科东（广州）软件科技有限公司
- 2022-07-20 - 2023-06-16 - G06F13/362
- 本发明实施例公开了一种硬件资源的复用方法、装置、硬件平台及存储介质。该方法包括：识别硬件平台中目标系统级芯片内的独占资源和复用资源；将独占资源分配至匹配的设备驱动，并将复用资源加入驱动复用列表中；响应于对目标设备驱动的调用请求，检测驱动复用列表中是否存在与目标设备驱动匹配的目标复用资源；若是，则在满足目标复用资源的分配条件时，将目标复用资源动态分配至目标设备驱动。本发明实施例的技术方案解决了多个硬件平台中的不同板级设备复用同一系统级芯片时容易产生复用混淆以及硬件资源分配繁琐的问题，降低了为不同设备进行静态资源分配的复杂度，减轻了开发人员的维护工作难度。
- 一种SPI从设备在跨时钟域中的数据读写方法及系统-202211724776.9
- 邓文彬;李龙杰 - 成都电科星拓科技有限公司
- 2022-12-30 - 2023-05-02 - G06F13/362
- 本发明提供了一种SPI从设备在跨时钟域中的数据读写方法，应用在SPI主从设备之间，主设备发送串行数据到从设备，从设备解析串行数据中包含的是写命令还是读命令，若是写命令，则将串行数据中的地址与数据做同步处理，根据同步后的信号将数据写入对应地址的寄存器中；若是读命令，则从设备在获取地址时，先将高位地址进行同步处理，根据同步后的信号预先读取高位地址对应的所有数据，在收到低位地址时再从预先读取的数据中获取低位地址对应的数据，并将获取的数据发送给主设备。本发明能够有效的解决跨时钟采样造成的数据错误问题，提前获取SPI的高位地址，然后通过寻址获得对应的数据，当SPI的低位地址到来之后能立马取得正确的数据。
- 用于总线上的动态时钟频率控制的方法、设备和系统-202310037563.7
- D·G·奎耶蒂;A·K·斯里瓦斯塔瓦;K·P·福斯特 - 太浩研究有限公司
- 2017-11-14 - 2023-04-28 - G06F13/362
- 在一个实施例中，一种设备包括生成用于在互连上传输的时钟信号的时钟控制电路。所述时钟控制电路可以被配置为接收多个装置中的要被访问的下一装置的指示，以及至少部分地基于与所述下一装置的通信的指示动态地更新控制信号，从而使所传输的时钟信号能够在固定时钟频率和扩频时钟频率之间动态切换。还描述了其他实施例并要求对其予以保护。
- 一种数据传输控制方法、装置、设备及可读存储介质-202110218552.X
- 杨开放 - 山东英信计算机技术有限公司
- 2021-02-26 - 2023-04-18 - G06F13/362
- 本申请公开了一种数据传输控制方法、装置、设备及可读存储介质，设计用来标记数据读取命令的顺序的数据标识，在第一节点上，按顺序为待分配数据读取命令分配一一对应的数据标识，得到携带数据标识的数据读取命令发送至第二节点，接收第二节点返回的同样携带数据标识的数据反馈结果存入第一存储空间，按照数据标识处理数据反馈结果，在整个过程中，保证已分配数据标识的数量不超出预设的数据标识总数。本申请提供的数据传输控制方法在确保数据正序传输的基础上可以同时传输多个数据读取命令以及多个数据反馈结果，通过预设第一存储空间保证对多个数据反馈结果的处理、避免数据丢失，在确保数据正序传输处理的基础上提高了数据传输效率。
- 一种片上总线、及用于片上总线的服务质量仲裁方法、装置-202011351337.9
- 杨尚罡 - 海光信息技术股份有限公司
- 2020-11-25 - 2023-03-21 - G06F13/362
- 本申请实施例提供一种片上总线、及用于片上总线的服务质量仲裁方法、装置。所述一种用于片上总线的服务质量仲裁方法，所述服务质量仲裁方法包括：获取第一从机侧总线对多个主机中各主机的服务质量结果，其中，所述服务质量结果包括用于表征所述第一从机侧总线对所述各主机所要完成任务的支持能力和用于表征所述第一从机侧总线对所述各主机的事务请求进行服务的紧迫性；至少基于所述服务质量结果获取与所述多个主机对应的多个仲裁判据值；根据所述仲裁判据值确定所述第一从机侧总线的使用权。通过本申请实施例的技术方案使片上总线具备动态、实时地根据服务质量目标自动仲裁确定从机使用权的能力。
- 一种主从板总线通讯编址系统-202222198713.6
- 田诚帝;毛坚宝;叶日成 - 厦门芯阳科技股份有限公司
- 2022-08-19 - 2023-03-10 - G06F13/362
- 本实用新型公开了一种主从板总线通讯编址系统，其包括主板和从板；主板包括OUT_0引脚；从板包括INPUT引脚和OUT引脚，其中，多个从板中位于首位的从板的INPUT引脚与主板的OUT_0引脚连接，前一从板的OUT引脚与后一从板的INPUT引脚相连；主板的OUT_0引脚输出的电平信号发送给从板的INPUT引脚，从板根据接收的电平信号完成编址后，下一从板的INPUT引脚接收电平信号来完成编址。本实用新型中各从板通过两个额外的IO口连接，上一从板的OUT引脚连接下一从板的INPUT引脚，下一从板的INPUT引脚接收上一从板的电平信号来完成编址，这样一块板接着一块板手拉手地完成自动编址，极大地降低了终端模块后期维修升级的难度，且从板的编址不容易出错。
- 访问数据的控制系统及方法、电子设备-202211102669.2
- 马致远;胡竞 - OPPO广东移动通信有限公司
- 2022-09-09 - 2023-01-24 - G06F13/362
- 本申请披露了一种访问数据的控制系统及方法、电子设备，访问数据的控制系统包括：主设备和从设备，所述主设备和所述从设备之间包括第一访问通道和第二访问通道，所述主设备用于通过所述第一访问通道向所述从设备发送第一访问请求，通过所述第二访问通道向所述从设备发送第二访问请求；第一访问控制器，设置在所述第一访问通道上，用于根据所述第一访问请求，核查第一权限检查表中的检查项，以对所述第一访问请求进行控制；第二访问控制器，设置在所述第二访问通道上，用于根据所述第二访问请求，核查第一权限检查表中的检查项，以对所述第二访问请求进行控制；其中，第一权限检查表为第一访问请求和第二访问请求所对应的访问权限的合并检查表。
- 访问数据的控制系统及方法、电子设备-202211103486.2
- 马致远;胡竞;周欣 - OPPO广东移动通信有限公司
- 2022-09-09 - 2023-01-24 - G06F13/362
- 本申请披露了一种访问数据的控制系统及方法、电子设备，该访问数据的控制系统包括：第一主设备和第一从设备，所述第一主设备和所述第一从设备通过总线连接，所述第一主设备用于向所述第一从设备发送访问请求；第一访问控制器，设置在所述第一主设备和所述第一从设备之间的通道上，用于根据所述访问请求，核查第一权限检查表中的检查项，以对所述访问请求进行控制；其中，所述第一权限检查表为所述访问请求的访问权限检查表，且所述第一权限检查表为可配置的权限检查表。上述技术方案通过将第一权限检查表设置为可配置的权限检查表，从而有助于提高对从设备的访问控制的灵活性，提高系统硬件资源的利用率。
- 一种基于加密卡PCIE独立IO支持多进程、多线程的方法-202110560630.4
- 陈继;庞文俊;王永;李小超 - 清创网御（合肥）科技有限公司
- 2021-05-21 - 2022-12-06 - G06F13/362
- 本发明公开了一种基于加密卡PCIE独立IO支持多进程、多线程的方法，IO空间包括参数区、进程标识区和线程标识区，包括以下步骤：S1:读取配置文件，获取到进程个数和线程个数的配置信息；S2:进程初始化；S3:线程初始化；S4:数据传输；S5:IO空间释放。其中进程标识区用于对已使用进程进行标识，确保进程内进行线程初始化时IO空间是正确的避免同一空间重复使用，导致数据传输出现错误。线程标识是每个线程调用加解密服务时用于数据传输的IO空间，保证各线程稳定快速进行。通过对IO空间进行设计和划分，使独立IO空间具备支持多进程和多线程的方案，提高了通讯的性能和效率、避免出错。
- 一种IIC主机及时感知从机事件的方法和系统-202211031990.6
- 姜东湖;刘宝阳;陈瑾;郭卫斌;孙明 - 山东云海国创云计算装备产业创新中心有限公司
- 2022-08-26 - 2022-11-25 - G06F13/362
- 本发明提供了一种IIC主机及时感知从机事件的方法和系统，将从机通知事件进行分类，诸如告警事件、热插拔事件等，再将事件的产生者按模块进行分类，如Raid卡中的控制器模块、逻辑盘模块、BBU模块及硬盘模块等，将这些模块按照固定BIT位方式定义在一个8位的变量中，当从机有需要返回给主机的数据时，将该变量值附着在数据头部固定位置作为是否有事件发生的标志返回给主机。主机通过解析从机返回的数据判断从机是否有通知事件产生，从而决定是否向从机发送事件详细信息获取请求。解决了由于从机事件发生时机的不确定性导致主机需要频繁向从机查询而带来的IIC总线带宽浪费问题，并且提高了主机响应从机事件的速度。
- 一种主从板总线通讯编址系统及编址方法-202210996202.0
- 田诚帝;毛坚宝;叶日成 - 厦门芯阳科技股份有限公司
- 2022-08-19 - 2022-11-04 - G06F13/362
- 本发明公开了一种主从板总线通讯编址系统，其包括主板和从板；主板包括OUT_0引脚；从板包括INPUT引脚和OUT引脚，其中，多个从板中位于首位的从板的INPUT引脚与主板的OUT_0引脚连接，前一从板的OUT引脚与后一从板的INPUT引脚相连；主板的OUT_0引脚输出的电平信号发送给从板的INPUT引脚，从板根据接收的电平信号完成编址后，下一从板的INPUT引脚接收电平信号来完成编址；还公开了一种主从板总线通讯编址方法。本发明中各从板通过两个额外的IO口连接，上一从板的OUT引脚连接下一从板的INPUT引脚，下一从板的INPUT引脚接收上一从板的电平信号来完成编址，这样一块板接着一块板手拉手地完成自动编址，极大地降低了终端模块后期维修升级的难度，且从板的编址不容易出错。
- 一种针对多路服务器的管理结构-202220326479.8
- 林友正 - 苏州浪潮智能科技有限公司
- 2022-02-17 - 2022-10-14 - G06F13/362
- 本实用新型提供一种针对多路服务器的管理结构，属于服务器板卡纠错设计技术领域，包括包括BMC板、中背板和若干主板板卡；BMC板上设置有BMC；每个主板板卡上均设置有功能元器件和CPU；每个主板板卡上的功能元器件和CPU均通过一根I2C总线与BMC连接；每根I2C总线均穿过中背板后，且I2C总线第一端与功能元器件和CPU连接，I2C总线第二端与BMC连接。本实用新型通过BMC板上的BMC实现多路服务器各主板板卡支架的通信，实现系统管理与侦查，降低BMC了需要兼顾主副角色时的开发负担，减少了BMC的数量，降低硬件开发成本。
- 数据传输方法、相关装置、系统及计算机可读存储介质-202210828682.X
- 窦强;郭御风;朱青山;张明 - 飞腾信息技术有限公司
- 2022-07-15 - 2022-10-04 - G06F13/362
- 本发明提供了一种数据传输方法、相关装置、系统及计算机可读存储介质，其中，应用于复合根RC设备的数据传输方法包括：RC设备接收上游设备下发的访问请求，访问请求携带有安全属性信息，安全属性信息用于表示访问请求的访问权限；RC设备将访问请求下发给挂载在RC设备上的下游设备，以使下游设备通过与安全属性信息匹配的执行环境来响应访问请求。基于此，可以实现安全属性信息在RC设备的上游设备和下游设备之间传递，进而不仅可以使得重要的下游设备响应访问请求的执行环境为安全的执行环境，实现重要的下游设备的安全隔离，而且可以使得其他下游设备响应访问请求的执行环境为普通的执行环境，进而可以实现不同下游设备的差异化管理。
- 接入SR-IOV设备的switch下游端口确定方法、装置、设备及介质-202210868155.1
- 庄秋彬;孙路遥 - 深圳星云智联科技有限公司
- 2022-07-22 - 2022-09-30 - G06F13/362
- 本申请公开了一种接入SR‑IOV设备的交换机下游端口确定方法、装置、设备及介质，涉及计算机技术领域，包括：确定分配有若干个下游端口的交换机，并为每个下游端口接入SR‑IOV设备；启动服务器并通过基本输入输出系统对SR‑IOV设备进行枚举，然后记录当前下游端口数量；基于当前下游端口数量确定出对应分配的当前总线号数量并判断是否超出PCI‑E插槽可提供的范围；若不超出则改变下游端口数量并重新执行所述启动服务器并通过基本输入输出系统对所述SR‑IOV设备进行枚举的步骤，直到所述当前总线号数量达到所述PCI‑E插槽可提供的范围的阈值，以得到目标下游端口数量。通过本申请的技术方案，可以保证确定出的下游端口数量在全部接入SR‑IOV设备时服务器仍可枚举成功，正常启动。
- 总线传输结构及方法、芯片-202210860285.0
- 蔡凯;田佩佳;刘明 - 中科声龙科技发展（北京）有限公司
- 2022-07-22 - 2022-09-27 - G06F13/362
- 一种总线传输结构及方法、芯片，所述总线传输结构包括：多个数据源、多个数据终点、总线压缩结构、总线解压缩结构、N条发送总线、N条接收总线和M条传输总线，N条发送总线分别连接多个数据源和总线压缩结构，M条传输总线分别连接总线压缩结构和总线解压缩结构，N条接收总线分别连接总线解压缩结构和多个数据终点，N＞1，M≥1，且N＞M；总线压缩结构将N条发送总线上的数据分发至M条传输总线上；总线解压缩结构将M条传输总线上的数据分发至数据对应的数据终点。本公开实施例将N组总线在传输时压缩为M组，使用更少的总线来传输数据而不影响芯片功能，可以减少芯片实现需要的资源，降低芯片功耗，减少数字后端实现难度。
- 一种基于SPI的通信方法与装置-202210755414.X
- 黄旺林;陆雨瑄 - 西安易朴通讯技术有限公司
- 2022-06-29 - 2022-09-16 - G06F13/362
- 本发明公开了一种基于SPI的通信方法和装置，其中，通信方法适用于通过SPI总线连接的主设备与多个从设备，包括：主设备向多个从设备发送命令信息，命令信息包括预设的认证信息；多个从设备获取命令信息并根据认证信息进行匹配；与认证信息匹配成功的从设备执行对应的命令。本发明通过多个从设备分别对认证信息的匹配，确定对主设备进行响应的从设备，从而实现主设备对多个从设备的选用控制以及信息交流，并且有利于节省主设备的GPIO口资源。
- 一种灰度数据传输控制器、传输控制系统以及传输方法-202110385361.2
- 不公告发明人 - 成都利普芯微电子有限公司
- 2021-04-09 - 2022-09-09 - G06F13/362
- 本申请涉及一种灰度数据传输控制器、传输控制系统以及传输方法，将灰度数据分为公共整数数据和余数系数数据，然后将公共整数数据和余数系数数据混合发送，从而使得显示的PWM中一开始就有余数系数数据，减小了数据存储的空间，使得芯片成本降低，还使得余数系数数据更均匀地分布在每一帧中，从而提升显示效果。
- 一种串口通信系统和通信方法-202110136034.3
- 林宏飞;聂浩;占志良;陈海东 - 浙江中拓合控科技有限公司
- 2021-02-01 - 2022-08-16 - G06F13/362
- 本发明公开了一种串口通信系统和通信方法，包括主设备和多个从设备，主设备和多个从设备通过串口逐级串联连接，其中主设备被配置为向与其连接的第一级从设备发送地址设置指令，地址设置指令包括所述第一级从设备的配置地址；第一级从设备被配置为根据所述地址设置指令进行地址配置后，按预设地址变化值对地址设置指令内配置地址进行更新后发送至下一级从设备，其中主设备被配置为根据收到的最后一级从设备地址信息与存储的从设备数量进行比对确认是否存在故障，实现了主设备通过单一串口实现了一主多从的通信模式。
- 有源接有源可编程器件-202210367972.9
- A·S·卡维雅尼;P·迈德;I·波尔森斯;E·F·德林杰 - 赛灵思公司
- 2017-01-30 - 2022-07-12 - G06F13/362
- 一种可编程集成电路IC，其特征在于，所述可编程集成电路包括：可编程结构，所述可编程结构包括可编程互连；引线轨道，所述引线轨道与所述可编程结构的至少一个边缘相邻；至少一个环节点，所述至少一个环节点与所述可编程结构的至少一个边缘集成，所述至少一个环节点被耦接在所述可编程互连和所述引线轨道之间，所述至少一个环节点包括开关电路，所述开关电路被耦接到所述可编程结构的互连元件；和封装内系统SiP输入输出IO电路，所述封装内系统SiP输入/输出IO电路和所述引线轨道之间路被耦接到所述引线轨道。
- 一种主设备主控功能实现系统-202220181076.9
- 韩大峰;刘铁军;计晶 - 苏州浪潮智能科技有限公司
- 2022-01-21 - 2022-06-17 - G06F13/362
- 本实用新型提出了一种主设备主控功能实现系统，包括主设备侧和从设备侧，主设备侧和从设备侧，主设备侧和从设备侧通过SMB总线数据连接；主设备侧包括主控芯片和多个主设备接口扩展器，主控芯片的第一SMB接口通过SMB总线分别与每个主设备接口扩展器的输入端连接，主设备接口扩展器的输出端分别与主设备数据连接；从设备侧包括多个从设备接口扩展器，主控芯片的第二SMB接口通过SMB总线分别与每个从设备接口扩展器的输入端连接，从设备接口扩展器的输出端分别与从设备数据连接。本实用新型可以在有限的金手指空间内实现板卡间GPIO通信扩展，从而摆脱主设备金手指数量的限制，实现主设备管理更多从设备的功能。
- 总线仲裁电路及包括其的数据传输系统-202111305547.9
- 沈标 - 艾普凌科株式会社
- 2021-11-05 - 2022-05-27 - G06F13/362
- 本发明提供一种总线的传送速度不降低的总线仲裁电路及包括其的数据传输系统。本发明包括：第一总线端子，与主机总线连接；第二总线端子，与局部总线连接；第一输出电路，输出端子与第一总线端子连接；第二输出电路，输出端子与第二总线端子连接；控制电路，包括第一输入端子、第二输入端子、控制信号输出端子、及输出端子，在第一输入端子输入有第一总线端子的数据，在第二输入端子输入有第二总线端子的数据，自输出端子向第一输出电路的输入端子输出数据；以及开关电路，输入端子与第一总线端子连接，控制端子与控制电路的控制信号输出端子连接，自输出端子向第二输出电路的输入端子输出主机总线的数据。
- 带有纠错和自动应答机制的并行总线串行互联扩展方法-201811459799.5
- 乔庐峰;陈庆华;钱鹏飞;武东明;杨健;邹仕祥 - 中国人民解放军陆军工程大学
- 2018-11-30 - 2022-05-24 - G06F13/362
- 本发明公开了一种带有纠错和自动应答机制的并行总线串行互联扩展方法。通过一块主FPGA连接CPU和多块从FPGA，主FPGA内部包括和CPU互连的并行总线接口和多个主串行接口控制电路；每块从FPGA内部均包括从串行接口控制电路，该电路以串行方式和主FPGA互连，以并行总线接口方式和从FPGA内部电路互联；CPU通过寄存器、存储器映射方式控制主串行接口控制电路的工作，以突发短分组命令的方式向某个FPGA中的从串行接口电路以现有或自定义串行通信方式发送间接存储访问命令，命令中包括读/写操作类型、操作地址、读/写操作数据和校验码，从FPGA中的串行接口控制电路接收操作命令，转换成与主FPGA内部相同的总线接口和操作时序，对内部存储空间进行读写操作。本发明能够提供处理器与多片FPGA间高效、可靠、简单、强交互性的数据通信，通用性高。
- 一种适用于PLC应用的高速总线方法-202210065791.0
- 方辉;林样;韩浩良;王杨;刘启兵 - 浙江中控技术股份有限公司;宁波市轨道交通集团有限公司建设分公司
- 2022-01-20 - 2022-05-17 - G06F13/362
- 本发明公开了一种适用于PLC应用的高速总线方法，包括以下步骤：在SPI主机和SPI从机的GPIO接口上设置由SPI主机控制的MPIN线以及由SPI从机控制的SPIN线；当SPI主机向SPI从机发送数据时，SPI主机通过MPIN线向SPI从机发送MPIN信号，通过MOSI数据线向SPI从机发送主机数据包；当SPI从机向SPI主机发送数据时，SPI从机通过SPIN线向SPI主机请求有数据需要发送，收到MPIN线返回的反馈信号后，通过MISO数据线向SPI主机发送从机数据包；本发明通过设置MPIN线和SPIN线实现数据发送请求和反馈，使得SPI主机和SPI从机在准备好的情况下发送和接收数据，实现了不同的设备之间高速搬移数据，提高了通信效率；SPI从机发送数据长度不再受限于主机的时钟信号周期个数影响，可以为任意长度。
- 专利分类
