[发明专利]多内核管芯上存储器微控制器有效
| 申请号： | 201880019257.8 | 申请日： | 2018-03-23 |
| 公开（公告）号： | CN110447075B | 公开（公告）日： | 2023-07-21 |
| 发明（设计）人： | 殷一博;H·张;P-S·赖;V·奇克洛伊;S·乔治基斯;Y·李;H·密祖克史;T·米瓦;J·帕克黑尔;T-Y·刘 | 申请（专利权）人： | 闪迪技术有限公司 |
| 主分类号： | G11C29/16 | 分类号： | G11C29/16;G06F9/30 |
| 代理公司： | 北京纪凯知识产权代理有限公司 11245 | 代理人： | 赵志刚 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了用于多内核管芯上存储器控制器150的设备、系统、方法和计算机程序产品。集成电路装置123、212、700包括非易失性存储器单元阵列200和微控制器单元150。微控制器单元150包括多个处理单元302、402、404。不同处理单元302、402、404对非易失性存储器单元阵列200并行执行不同类别的任务。 | ||
| 搜索关键词： | 内核 管芯 存储器 控制器 | ||
【主权项】：
1.一种设备，包括：集成电路装置中的非易失性存储器单元阵列；所述集成电路装置中的微控制器单元；以及所述微控制器单元的多个处理单元，不同处理单元对所述非易失性存储器单元阵列并行执行不同类别的任务。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于闪迪技术有限公司，未经闪迪技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880019257.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 多内核管芯上存储器微控制器-201880019257.8
- 殷一博;H·张;P-S·赖;V·奇克洛伊;S·乔治基斯;Y·李;H·密祖克史;T·米瓦;J·帕克黑尔;T-Y·刘 - 闪迪技术有限公司
- 2018-03-23 - 2023-07-21 - G11C29/16
- 本发明公开了用于多内核管芯上存储器控制器150的设备、系统、方法和计算机程序产品。集成电路装置123、212、700包括非易失性存储器单元阵列200和微控制器单元150。微控制器单元150包括多个处理单元302、402、404。不同处理单元302、402、404对非易失性存储器单元阵列200并行执行不同类别的任务。
- 一种非易失性存储自适应控制系统-202211739083.7
- 王杜 - 长沙方维科技有限公司
- 2022-12-31 - 2023-06-13 - G11C29/16
- 一种非易失性存储自适应控制方法，包括上层行为状态机和底层内部控制状态机，上层行为状态机包括安全监测行为状态、测试行为状态、操作行为状态、校准行为状态，所述安全监测行为状态用于对内外部的信道指令进行监测；所述测试行为状态用于对所述非易失性存储的内部扇区性能进行测试；所述操作行为状态用于对普通外部操作和/或内部自编程操作进行动作指令模拟和参数设定；所述校准行为状态用于对非易失性存储的内部功能项进行校准；所述底层内部控制状态机用于实现上层行为状态机的具体操作，根据操作指令判断调整内部控制参数。本方案能够兼容多种控制方式的存储器的设置方案，提升系统的安全性水平，提升驱动工作的稳定性。
- 具有并发输入的改进的JTAG寄存器-201980096951.4
- A·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2023-05-23 - G11C29/16
- 本公开涉及一种设备，其包括：‑主机装置或片上系统：‑存储器组件，其具有独立结构且包含组织成具有相关联的解码和感测电路系统的子阵列的至少一个存储器单元阵列；‑所述至少一个存储器单元阵列中的JTAG接口，其包含边界扫描架构；‑所述JTAG接口的所述边界扫描架构中的指令寄存器，其包含指示测试数据输入(TDI)信号的存在的至少一对位。所述设备具有使用数据IO来改进整体性能的扩展的TDI功能性。还公开一种用于改进主机或SoC装置与相关联的独立存储器组件之间的通信的方法。
- 允许多核操作的基于JTAG的架构-201980096860.0
- 阿尔贝托·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2022-12-30 - G11C29/16
- 本公开涉及一种设备，所述设备包括：存储器部件，所述存储器部件具有独立结构并且包含具有相关联的解码和感测电路的至少存储器单元阵列；主机装置，所述主机装置通过至少通信通道耦合到所述存储器部件；控制和JTAG接口，所述控制和JTAG接口在所述至少存储器单元阵列中；以及至少附加寄存器，所述至少附加寄存器在所述控制和JTAG接口中用于处置由所述主机装置提供的数据、地址和控制信号。所述附加寄存器被配置为存储与所述存储器单元阵列相关联的至少页地址，所述存储器部件被配置为在所述设备通电时加载所述页地址，并且所述主机装置被配置为在所述页地址处执行读取序列。公开了一种对应的非易失性存储器装置和方法。
- 自测试控制器及关联的方法-202210276601.X
- A·潘迪;B·S·索尼;A·阿南德;V·N·斯里尼瓦桑 - 意法半导体国际有限公司
- 2022-03-21 - 2022-09-27 - G11C29/16
- 本公开涉及一种自测试控制器及关联的方法。在一个实施例中，一种用于管理集成电路(IC)中的自测试的方法包括：接收内置自测试(BIST)配置数据；基于BIST配置数据将第一时钟配置为第一频率；以第一频率执行第一BIST测试；将第二时钟配置为不同于第一频率的第二频率；并以第二频率执行第二BIST测试。
- 闪存芯片的测试方法、装置、系统、电子设备及存储介质-202111671086.7
- 蒋双泉;黎永健 - 成都博尔微晶科技有限公司;芯天下技术股份有限公司
- 2021-12-31 - 2022-04-12 - G11C29/16
- 本发明涉及芯片测试技术领域，具体公开了一种闪存芯片的测试方法、装置、系统、电子设备及存储介质，其中，测试方法包括以下步骤：获取完整测试命令信息；拆解所述完整测试命令信息生成操作信息和地址信息；根据所述操作信息调节多个待测试闪存芯片的写使能状态和/或QPI使能状态；分别发送所述操作信息和所述地址信息给对应的待测试闪存芯片以对所述对应的待测试闪存芯片进行测试，并获取对应的测试结果；该测试方法能同时利用相同的操作信息和地址信息对多个待测闪存芯片进行测试，实现了闪存芯片的批量同步测试，完成芯片流向市场之前的质量检测和评估，有效提升了闪存芯片的测试效率。
- 存储器装置和用于监测存储器装置的性能的方法-201980096790.9
- A·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2022-04-08 - G11C29/16
- 本公开涉及用于检查非易失性存储器装置的读取阶段的方法，所述非易失性存储器装置包含至少一存储器单元阵列并且具有相关联的解码和感测电路系统和存储器控制器，所述方法包括：将至少内部块变量和已知模式存储于与存储器块相关联的虚设行中；执行所述虚设行的读取；将所述读取的结果与所述已知模式进行比较；基于所述比较的所述结果修整所述读取的参数和/或调换所使用的存储器块。
- 允许多核心操作的基于JTAG的架构-201980096925.1
- A·特罗亚;A·蒙代洛 - 美光科技公司
- 2019-05-31 - 2022-01-04 - G11C29/16
- 本公开涉及一种设备，其包括：‑存储器组件，其具有独立结构且包含具有相关联的解码和感测电路系统的至少一个存储器单元阵列以及存储器控制器；‑主机装置，其包含多个核心且通过用于每一对应核心的至少一个通信信道耦合到所述存储器组件；‑控制和JTAG接口，其位于所述至少一个存储器单元阵列中；‑至少一个额外寄存器，其位于所述控制和JTAG接口中，用于处置由所述主机装置提供且待递送到所述解码电路系统和所述控制器以执行修改操作的数据、地址和控制信号。
- 字节使能存储器内建自测试(MBIST)算法-201880065871.8
- G·希科;F·阿迈德;C·郑 - 高通股份有限公司
- 2018-09-06 - 2021-08-24 - G11C29/16
- 一种用于存储器内建自测试(MBIST)的方法和装置可被配置成：从MBIST控制器加载测试程序，执行该测试程序，以及确定通过/未通过结果并将其写入读出寄存器。例如，在各个实施例中，测试程序可包括一个或多个写操作，该一个或多个写操作被配置成：在断言字节使能信号时将存储在多个存储器位单元中的数据从第一值改变为第二值，以便测试与存储器位单元相关联的稳定性；由于字节使能模式应力而创建DC和AC噪声；检查全速字节使能模式定时；以及执行可被设计成验证是否在数据输入(Din)引脚处接收到数据的自检算法。在执行(诸)写操作之后，任何存储与预期值不同的值的存储器位单元可被标识为未通过MBIST。
- 适用于随机存储器自动测试的高速电路结构及其测试方法-201711392308.5
- 洪亮 - 上海华力微电子有限公司
- 2017-12-21 - 2020-12-04 - G11C29/16
- 本发明公开了一种适用于随机存储器自动测试的高速电路结构及其测试方法，所述结构包括：锁相环单元；时钟产生单元；状态机控制单元，用于内部状态机控制，将外部指令转换为内部的操作时序，产生内部控制信号控制外部通信和配置信息，并传输相关信息给内部单元；流水线驱动单元，用于根据外部指令要求，实现对其他单元操作流水线控制；控制信号产生单元，用于配置存储器的使能信号及读写控制信号；地址信号产生单元，用于产生对存储器操作的地址信号给存储器；数据结果处理单元，用于产生写入存储器的数据；输出数据处理单元，用于比对存储器的输出数据和写入数据；结果记录单元，用于记录并输出输出数据处理单元的比对结果。
- 堆叠式DDR存储器的存储器测试控制-201880061029.7
- A·贾恩;N·布尚·辛格;R·亚沃布;D·路易斯 - 高通股份有限公司
- 2018-08-16 - 2020-05-05 - G11C29/16
- 公开了用于实现诸如总线集成存储器控制器(BIMC)的存储器控制器的方法和装置，该存储器控制器包括存储器内置自测试(MBIST)控制器或逻辑。MBIST控制器被配置为用于测试至少一个存储器设备，诸如片上系统中的堆叠式低功率双数据速率(LPDDR)存储器或使得难以在外部对存储器设备进行测试的类似构造。MBIST控制器可以在标准存储器控制器内实现，并且包括存储器转换逻辑，该存储器转换逻辑被配置为将用于测试至少一个存储器设备的信号转换为能够由至少一个存储器设备使用的格式的信号，其中该转换逻辑用来实现存储器表示。
- 存储器控制装置及其存储器控制测试方法-201610085506.6
- 陈宗仁;黄仲盟 - 华邦电子股份有限公司
- 2016-02-15 - 2020-03-31 - G11C29/16
- 本发明提供一种存储器控制装置及其存储器控制测试方法。存储器控制装置中的控制单元反应恢复信号的接收而依序输出标记信号给逻辑电路，以使逻辑电路依序地发出中止信号中止对应的状态机电路，其中恢复信号为通过延迟就绪信号所产生。因此，可更完整地测试存储器控制装置的存储器控制操作，进而提高存储器控制装置管控品质。
- 一种单芯片上多块嵌入式存储器的内建自测试设计方法-201611179345.3
- 喻贤坤;姜爽;王莉;彭斌;樊旭;孔瀛;袁超 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-12-19 - 2020-02-21 - G11C29/16
- 一种单芯片上多块嵌入式存储器的内建自测试设计方法，该方法根据芯片上存储器的工作频率、大小、端口类型、数量以及版图布局来确定合理的存储器内建自测试方案和结构，在设计中插入多块存储器内建自测试逻辑，实现串行和并行测试的多种组合测试方式，达到存储器的测试时间、测试成本、测试功耗、测试逻辑所增加面积的最优化，提高测试效率，并有利于版图设计时的布局布线和时序收敛；增加时钟选择逻辑电路，能够实现在速测试和低速测试；此外，增加存储器的旁路逻辑，能够消除存储器阴影逻辑带来的数字逻辑扫描测试时的测试覆盖率的损失，提升测试覆盖率。
- 快闪接口错误注入器、注入方法和系统-201310585959.1
- T.J.格里芬;D.J.范斯蒂 - 国际商业机器公司
- 2013-11-20 - 2014-06-04 - G11C29/16
- 一种用于基于快闪的阵列的寿命终止测试的快闪接口错误注入器、注入方法和系统。所述错误注入器包括多个错误注入逻辑块，其由一个或多个处理器实现。所述多个错误注入逻辑块的每一个对应于各自的快闪通道。所述快闪注入器还包括比特翻转概率逻辑，用于识别一个或多个要被翻转的比特。
- 半导体装置及其测试方法-201210248152.4
- 服部孝;桥诘由美子;西野龙宏;池田浩司 - 瑞萨电子株式会社
- 2007-03-22 - 2013-01-02 - G11C29/16
- 一种半导体装置及其测试方法。半导体装置包括：存储器芯片，包括要测试的存储器电路；以及逻辑芯片，包括内部逻辑电路和与内部逻辑电路和存储器电路连接的测试处理器，用于通过外部引脚来访问存储器电路并且测试存储器电路，其中测试处理器包括高速测试控制电路，其能够在测试存储器电路时，根据测试速度来选择在外部引脚和存储器电路之间的信号传输速率，高速测试控制电路包括高速测试调节电路，高速测试调节电路包括由第一时钟控制的串联连接的多级触发器；以及当测试处理器以实际操作速度来执行高速测试时，高速测试调节电路将信号传输速率设置到期望的信号传输速率。
- 用于随机存取存储器的可编程自检测-200910166561.8
- 张晴雯;郑玮嘉;林士杰 - 台湾积体电路制造股份有限公司
- 2009-08-26 - 2010-03-03 - G11C29/16
- 本发明公开了一种可提供用于检测存储器的大指令集又能降低面积开销的系统。这种用于检测集成电路的存储器的系统包括：一组寄存器，提供用于多个检测的基于要素的可编程性，即一个检测可以一个要素一个要素的编程，其中各个检测包括多个检测要素；一个有限状态机，用于从寄存器组接收多个检测指令，其中该有限状态机分配信号来指示检测模式发生器以产生检测模式；一个存储器控制模块，用于将所产生的检测模式施加到存储器；以及一个比较器模块，用于将从存储器接收的响应与所存储的、已知的响应相比较。
- 半导体集成电路器件及其测试方法-200810189521.0
- 山根一伦;黑川敬之;多田勇治;中村博功;北畠学 - 恩益禧电子股份有限公司
- 2008-12-29 - 2009-07-01 - G11C29/16
- 本发明提供一种半导体集成电路器件及其测试方法。该半导体集成电路器件包括：第一芯片，包括内部电路；以及第二芯片，能够仅经由第一芯片被访问；以及测试处理器电路，经由第一芯片内部地电连接，用于从外部端子访问第二芯片且测试第二芯片；以及测试电路，其中为用来访问测试处理电路内的第二芯片的信号安装输入/输出缓存器；以及旁路线路，为了从第一芯片向第二芯片传输信号且避开测试处理电路内的输入/输出缓冲器而安装；以及开关，用来在经由输入/输出缓冲器的信号传输路径和经由旁路线路的信号传输路径之间切换。
- 半导体存储设备-200710003745.3
- 金琼炫;李载雄 - 三星电子株式会社
- 2007-01-24 - 2007-08-01 - G11C29/16
- 一种半导体存储设备，包括，控制信号发生器，用于组合从外部部分施加的命令信号以生成测试信号；设置/重置信号发生器，用于响应于该测试信号而接收从外部部分施加的模式设置信号，并且当该模式设置信号是指定单个设置/重置的信号时，生成第一设置/重置信号；测试逻辑部分，用于响应于该测试信号而存储并然后输出该模式设置信号；设置/重置主信号发生器，用于接收该第一设置/重置信号以输出用于共同控制该半导体存储设备中的内部块的测试模式的设置/重置主信号；以及测试控制信号发生器，用于组合该测试逻辑部分的输出信号以生成多个控制信号，并响应于所述多个控制信号而生成该设置/重置主信号作为多个测试控制信号。
- 恢复硬件的设备和方法-200610059500.8
- 帕特里克·詹姆斯·米尼;布莱恩·李·米奇特里;戴维·詹姆斯·伦德;托马斯·约翰·尼普斯;威廉·文森特·霍特;普拉迪普·帕特尔 - 国际商业机器公司
- 2006-03-13 - 2006-09-20 - G11C29/16
- 一种用于保护计算机系统以防止阵列可靠性故障的设备和方法，使用阵列内置自测试逻辑与代码和硬件一起来删除有缺陷的高速缓存线或者集合，标识相应的熔丝修复值，如果没有多余的熔丝可用则主动呼叫总部，为下一次系统重新启动调度软熔丝修复，在下一次重新启动时调度线删除，在表格中存储删除和熔丝修复(该表格用电子序列id、删除或者ABIST故障事件的时戳、地址、以及故障类型进行标记)，并且如果存在有任何未被记录的遗漏的删除则主动呼叫总部。还可以将熔丝信息更永久地存储在硬件电子熔丝和/或EPROM中。在重新启动期间，能够将先前的修复应用到机器中，以便ABIST成功地运行，而且利用检查来维护先前的删除，以允许某些由线删除所保护的ABIST故障通过。
- 专利分类
