[发明专利]一种PWM信号采样检测电路、处理电路及芯片在审
| 申请号： | 201811501451.8 | 申请日： | 2018-12-10 |
| 公开（公告）号： | CN109412582A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | 李璋辉;何再生;许登科 | 申请（专利权）人： | 珠海市一微半导体有限公司 |
| 主分类号： | H03K21/40 | 分类号： | H03K21/40;H03K21/38 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 519000 广东省珠海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种PWM信号采样检测电路、处理电路及芯片，所述处理电路包括PWM采样检测模块和PWM生成模块，所述PWM采样检测模块包括所述PWM信号采样检测电路；所述PWM信号采样检测电路捕获输入的待处理PWM信号PWM_IN和接收外部系统时钟生成器输出的高频时钟信号CLK_US，并输出基于待处理PWM信号的脉冲速度信号speed；所述PWM生成模块用于接收外部生成的采样时钟Clk，并输出基于采样时钟Clk的占空比可控的PWM输出信号PWM_OU。所述处理电路为外部电机系统提供高精度的脉冲速度信号和步长信号，并基于前述采样检测信号输出合适的PWM输出信号PWM_OUT以调节电机转速。 | ||
| 搜索关键词： | 采样检测电路 处理电路 输出 采样检测模块 采样时钟 速度信号 脉冲 芯片 采样检测信号 高频时钟信号 外部系统时钟 步长信号 电机转速 外部电机 系统提供 可控的 生成器 占空比 捕获 外部 | ||
【主权项】：
1.一种PWM信号采样检测电路，其特征在于，PWM信号采样检测电路包括滤波器、步长计数子模块、信号预分频器、速度检测器和第一时钟预分频器，其中，滤波器的信号输入端作为PWM信号采样检测电路的PWM信号输入端，速度检测器的速度信号输出端作为PWM信号采样检测电路的输出端；PWM信号采样检测电路内部的连接关系是：滤波器的信号输出端同时与步长计数子模块的数据输入端和信号预分频器的时钟输入端连接，信号预分频器的时钟输出端与速度检测器的数据输入端相连接；速度检测器的时钟输入端与第一时钟预分频器的时钟输出端相连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市一微半导体有限公司，未经珠海市一微半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811501451.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种时钟停振检测电路
- 下一篇：包括变抗器电路的振荡器及其操作方法
- 同类专利
- 时间校正电路以及其时间校正方法-201910585489.6
- 叶仲文;杨绍圣 - 奕力科技股份有限公司
- 2019-07-01 - 2019-08-30 - H03K21/40
- 本发明提供一种时间校正电路以及其时间校正方法。时间校正电路包括除频器、时间计数器以及运算电路。除频器接收时脉信号以及除频值，依据除频值以产生除频时脉信号。时间计数器依据除频时脉信号以进行计数动作，并藉以产生输出时间。运算电路依据输出时间以及系统时间的时间差值，来调整除频值。
- PWM信号采样检测电路、处理电路及芯片-201822060189.X
- 李璋辉;何再生;许登科 - 珠海市一微半导体有限公司
- 2018-12-10 - 2019-07-26 - H03K21/40
- 本实用新型公开一种PWM信号采样检测电路、处理电路及芯片，所述处理电路包括PWM采样检测模块和PWM生成模块，所述PWM采样检测模块包括所述PWM信号采样检测电路；所述PWM信号采样检测电路捕获输入的待处理PWM信号PWM_IN和接收外部系统时钟生成器输出的高频时钟信号CLK_US，并输出基于待处理PWM信号的脉冲速度信号speed；所述PWM生成模块用于接收外部生成的采样时钟Clk，并输出基于采样时钟Clk的占空比可控的PWM输出信号PWM_OU。所述处理电路为外部电机系统提供高精度的脉冲速度信号和步长信号，并基于前述采样检测信号输出合适的PWM输出信号PWM_OUT以调节电机转速。
- 用于时钟信号丢失检测的装置和方法-201410307669.5
- 李毅;王勇 - 澜起科技股份有限公司
- 2014-06-30 - 2019-05-17 - H03K21/40
- 本发明涉及一种用于时钟信号丢失检测的装置和方法，该装置包括第一计数器、第二计数器、控制单元和比较单元。该第一计数器和该第二计数器被配置为交替地对监控时钟信号的周期个数进行计数。控制单元被配置为基于输入时钟产生分别启动或禁用第一计数器和第二计数器的第一计数器使能信号和第二计数器使能信号，其中第一计数器使能信号和第二计数器使能信号相反。比较单元连接至该第一计数器和该第二计数器，且被配置为如果被第一计数器和第二计数器之一计数的监控时钟信号的周期个数超过预设阈值时，检测出输入时钟的丢失错误。
- 一种PWM信号采样检测电路、处理电路及芯片-201811501451.8
- 李璋辉;何再生;许登科 - 珠海市一微半导体有限公司
- 2018-12-10 - 2019-03-01 - H03K21/40
- 本发明公开一种PWM信号采样检测电路、处理电路及芯片，所述处理电路包括PWM采样检测模块和PWM生成模块，所述PWM采样检测模块包括所述PWM信号采样检测电路；所述PWM信号采样检测电路捕获输入的待处理PWM信号PWM_IN和接收外部系统时钟生成器输出的高频时钟信号CLK_US，并输出基于待处理PWM信号的脉冲速度信号speed；所述PWM生成模块用于接收外部生成的采样时钟Clk，并输出基于采样时钟Clk的占空比可控的PWM输出信号PWM_OU。所述处理电路为外部电机系统提供高精度的脉冲速度信号和步长信号，并基于前述采样检测信号输出合适的PWM输出信号PWM_OUT以调节电机转速。
- 配电终端的时钟测试仪及时钟测试方法-201811124450.6
- 曹敏;刘柱揆;李文云;王洪林;许守东;刘红文;李维;邵方冰;练雄;杨立超;赵现平;王科;黄星 - 云南电网有限责任公司电力科学研究院
- 2018-09-26 - 2019-01-25 - H03K21/40
- 本申请公开了一种配电终端的时钟测试仪及时钟测试方法，所述时钟测试仪包括：数字处理模块，时钟模块，GPS模块，通讯模块和开入开出模块，数字处理模块与时钟模块，GPS模块，通讯模块以及开入开出模块电性连接，时钟模块和GPS模块电性连接；时钟模块，用于：获取GPS模块生成的GPS秒脉冲信号；根据GPS秒脉冲信号，驯服晶振，得到时钟信号；根据时钟信号和GPS秒脉冲信号对配电终端授时；数字处理模块，用于通过通讯模块和/或开入开出模块对授时后的配电终端进行时钟测试。本申请提供的时钟测试仪，通过对配电终端授时，让配电终端与时钟测试仪时间一致，使得时钟测试基于同一时钟测试仪的时间进行，提高了时钟测试的准确性。
- 采样式干扰脉冲滤波方法-201711134026.5
- 陈刚;凌云;肖伸平;张晓虎;肖会芹 - 湖南工业大学
- 2017-11-16 - 2018-04-20 - H03K21/40
- 一种采样式干扰脉冲滤波方法，采样时钟脉冲对输入脉冲进行采样得到输入脉冲采样值，由加计数限幅控制信号、减计数限幅控制信号和输入脉冲采样值的2种状态分别控制可控可逆计数器对采样时钟脉冲进行加计数或者减计数，可控可逆计数器的输出为限幅累积计数值；由ROM存储器依据限幅累积计数值和抗干扰阈值进行判别，并发出控制信号控制输出脉冲状态。所述方法能够自动滤除输入脉冲信号中的窄干扰脉冲，滤除窄干扰脉冲的效果能够通过改变限幅累积计数值的上限幅值大小，或者是改变抗干扰阈值的大小进行调节。
- 翻斗式雨量计计数脉冲产生方法-201711134033.5
- 凌云;文定都;凌玲;罗学明;王兵 - 湖南工业大学
- 2017-11-16 - 2018-04-20 - H03K21/40
- 一种翻斗式雨量计计数脉冲产生方法，由翻斗式雨量计计数开关电路输出通断脉冲，采样电路将通断脉冲转换为N位序列数据，N位序列数据为通断脉冲的最近N次采样值；对N位序列数据进行译码得到N+1个译码输出信号，N+1个译码输出信号是否有效与N位序列数据中“1”的个数相关；由N+1个译码输出信号依据抗干扰上限阈值和抗干扰下限阈值控制计数脉冲的置1或置0。所述方法能够自动滤除翻斗式雨量计计数开关电路输出的通断脉冲中的正、负窄脉冲干扰，滤除脉冲干扰的效果能够通过改变移位寄存器单元并行输出端的位数，或者是改变抗干扰上限阈值和抗干扰下限阈值的大小进行调节。
- 用于对递增计数器进行可信性检查的方法和评估装置-201410044893.X
- 洛伦茨·沃尔纳 - 西门子公司
- 2014-02-07 - 2017-01-11 - H03K21/40
- 本发明涉及对递增计数器进行可信性检查的方法和评估装置，其中能够借助于递增计数器检测计数脉冲，并且通过动态系统产生具有与动态系统的状态相对应的时钟频率的计数脉冲。根据动态系统的运行极限预设时钟频率在每时间单位可能或允许变化的最小值和最大值，在第一步骤中从两个相应最后检测的计数脉冲中分别计算当前时钟频率，而在第二步骤中在每次新检测到计数脉冲时如下对其检查：在新检测的计数脉冲期间计算的时钟频率和紧在之前计算的时钟频率之间的差是否位于通过最小值和最大值限定的边界之内，否则识别出不可信性。通过该方法可能对计数脉冲单独检查：其关于所观察的机械系统的动态可行性是否可信。
- 电子计数器以及用于电子计数的方法-201310431950.5
- 马丁·费尔德霍弗;弗朗茨·阿姆特曼;森克·奥斯特敦;艾莉希亚·达孔塞桑 - NXP股份有限公司
- 2013-09-22 - 2014-04-02 - H03K21/40
- 本发明涉及电子计数器以及用于电子计数的方法。该电子计数器包括存储单元的序列和增量逻辑，每个存储单元都是非易失性的并且支持1状态和0状态，计数器被配置成，在存储单元的序列的存储单元中，将计数器当前的计数状态的至少一部分表示为1状态和0状态的模式；增量逻辑被配置成使1状态和0状态的模式前进到下一个模式，以表示计数器的增量，增量逻辑包括编程增量逻辑和擦除增量逻辑，增量逻辑被配置成在编程阶段和擦除阶段之间交替，在编程阶段中，编程增量逻辑使模式前进；在擦除阶段中，擦除增量逻辑使模式前进。
- 数字计数器和用于测量时段的方法-201180051126.6
- L.加西亚;J.侯 - 法国大陆汽车公司;大陆汽车有限公司
- 2011-08-03 - 2013-07-03 - H03K21/40
- 本发明涉及一种用于借助于硬件计数器2和软件计数器3来测量第一事件与第二事件之间的时段的方法。本发明还涉及一种使用这样的方法的数字计数器1。
- 一种减小振动测量中计数脉冲误差的方法-201210484695.6
- 于星光 - 昆山北极光电子科技有限公司
- 2012-11-26 - 2013-02-13 - H03K21/40
- 本发明公开了一种减小振动测量中计数脉冲误差的方法，通过对输入频率做N倍频提高分辨率，计数后再除以N得到计数值Q的方式减少振动测量中计数脉冲误差。本发明可解决机械振动测量过程中计数脉冲分别率的问题，降低脉冲计数测量过程的误差，提高脉冲计数测量的精度。
- 一种时钟信号丢失检测电路-201120520617.8
- 刘新宁;王镇;袁璐;孙华芳;单伟伟 - 东南大学
- 2011-12-13 - 2012-08-01 - H03K21/40
- 本实用新型公开了一种时钟信号丢失检测电路及方法，电路包括分频模块、计数模块、移位模块、比较模块和检测模块。方法用低频时钟检测高频时钟，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。本实用新型提供的时钟信号丢失检测电路及方法通过检测时钟信号是否丢失，以保证集成电路系统能够正常操作，节省逻辑资源，提高集成电路系统的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法，缩短产品研制时间，同时降低设计成本。
- 一种时钟信号丢失检测电路及方法-201110415833.0
- 刘新宁;王镇;袁璐;孙华芳;单伟伟 - 东南大学
- 2011-12-13 - 2012-06-13 - H03K21/40
- 本发明公开了一种时钟信号丢失检测电路及方法，电路包括分频模块、计数模块、移位模块、比较模块和检测模块。方法用低频时钟检测高频时钟，实现过程分为五个部分：分频部分、计数部分、移位部分、比较部分、检测部分。本发明提供的时钟信号丢失检测电路及方法通过检测时钟信号是否丢失，以保证集成电路系统能够正常操作，节省逻辑资源，提高集成电路系统的整体性能。并且在IP模块复用的专用集成电路设计中提供一种通用的解决方法，缩短产品研制时间，同时降低设计成本。
- 防丢包统计方法及装置-201110284497.0
- 林雪;章灿辉 - 烽火通信科技股份有限公司
- 2011-09-23 - 2012-03-07 - H03K21/40
- 本发明公开了一种防丢包统计方法及装置，方法包括步骤：读取计数值的同时，监测计数脉冲的到达情况；若监测到有计数脉冲到来，则锁存当前计数值并送出，将监测到的计数脉冲计入下一个统计周期。读取操作若产生清零脉冲，则在所述清零脉冲到来时，锁存当前计数值，计数器清零，并将监测到的计数脉冲计入下一个统计周期。本发明将微机接口的读取操作与计数器的计数操作隔离开，不会相互干扰，在清零计数器的同时，监测计数脉冲的到达情况，从而防止了微机操作期间导致的漏记，微机读取的计数值为锁存在触发器中的数值，保证不丢包，实现高效、准确的统计，适用于任意位宽的计数器，可用于任何需要统计计数的领域。
- SMD零件计数器传动控制系统-201120037795.5
- 董文荣 - 浙江中茂科技有限公司
- 2011-02-14 - 2012-01-25 - H03K21/40
- 一种SMD零件计数器(GAM12n)的传动控制系统，利用步进电机将电脉冲信号转变为角位移或线位移的开关控制元的特性，当步进电机驱动器接收到一个脉冲信号，它就驱动步进电机按设定的方向转动一个固定的角度，称为“步距角”，它的旋转是以固定的角度一步一步运行的；通过控制脉冲个数来控制角位移量，从而达到准确定位；同时通过控制脉冲频率来控制电机转动的速度和加速度。通过准确定位和调速达到精准计数的目的。
- 一种焊点计数器漏点判定方法-201110101515.7
- 李东京;郝江 - 奇瑞汽车股份有限公司
- 2011-04-19 - 2012-01-11 - H03K21/40
- 本发明提供一种焊点计数器漏点判定方法，其包括步骤：确定工艺要求焊接点数；计数器采集焊接信号以对实际焊接点数进行计数；在人工手动确认完成焊点焊接时，计数器停止计数，并且将计数得出的实际焊接点数与工艺要求焊接点数进行对比；如果实际焊接点数与工艺要求焊接点数不相等，则计数器判定漏点。
- 比较器线性度补偿系统-201120054716.1
- 范方平 - 四川和芯微电子股份有限公司
- 2011-03-04 - 2011-09-21 - H03K21/40
- 一种比较器线性度补偿系统，用于补偿一第一比较器的线性度，所述比较器线性度补偿系统包括第一比较器，所述第一比较器接收一对输入的差分电压信号，并根据输入的差分电压信号输出一对差分电压信号，所述比较器线性度补偿系统还包括一第二比较器及一第三比较器，第三比较器分别与第一比较器及第二比较器相连，第二比较器与一共模电压端相连，并输出一第一电压至第三比较器，第一比较器输出一第二电压至第三比较器，第三比较器根据第一电压与第二电压输出一偏置电压至第一比较器来控制第一电压与第二电压相等。本实用新型保证了整个输入差分电压变化期间，比较器的增益保持近似不变，提高了比较器可以忍受的最大差分电压值。
- 比较器线性度补偿系统及方法-201110051636.5
- 范方平 - 四川和芯微电子股份有限公司
- 2011-03-04 - 2011-06-01 - H03K21/40
- 一种比较器线性度补偿系统，用于补偿一第一比较器的线性度，所述比较器线性度补偿系统包括所述第一比较器，所述第一比较器接收一对输入的差分电压信号，并根据输入的差分电压信号输出一对差分电压信号，所述比较器线性度补偿系统还包括一第二比较器及一第三比较器，所述第三比较器分别与第一比较器及第二比较器相连，所述第二比较器与一共模电压端相连，并输出一第一电压至第三比较器，所述第一比较器输出一第二电压至第三比较器，所述第三比较器根据第一电压与第二电压输出一偏置电压至第一比较器来控制第一电压与第二电压相等。本发明还进一步提供一种比较器线性度补偿方法。本发明保证了输入差分电压变化期间，比较器的增益保持近似不变。
- 检测秒脉冲输入信号反相并自动纠错的方法、装置及设备-201010185371.3
- 朱跃;秦川 - 中兴通讯股份有限公司
- 2010-05-27 - 2010-11-17 - H03K21/40
- 本发明涉及一种检测秒脉冲输入信号反相并自动纠错的方法、装置及设备，其方法包括：接收秒脉冲输入信号；检测秒脉冲输入信号，并判断秒脉冲输入信号是否反相；当秒脉冲输入信号反相时，对秒脉冲输入信号进行反相纠错处理；输出正常秒脉冲输入信号。本发明通过对接收的秒脉冲输入信号进行检测，并判断该秒脉冲输入信号是否反相，对反相的秒脉冲输入信号进行反相纠错处理，使系统正常工作，提高了设备的兼容性，并节省了设备安装调试时间。
- 检测时钟信号的方法及装置-200910080390.7
- 吕杰 - 华为技术有限公司
- 2009-03-20 - 2010-09-22 - H03K21/40
- 本发明实施例提供了一种检测时钟信号的方法及装置。首先接收参考时钟信号和反馈时钟信号；在预定的检测周期内，再根据所述反馈时钟信号，检测所述参考时钟信号是否正常，输出时钟信号是否正常的指示信号；其中所述反馈时钟信号获取的方法具体包括：检测所述参考时钟信号和反馈时钟信号的相位差，得到相位差信号；将所述相位差信号转化为所述第一时钟信号，以所述第一时钟信号作为下一检测周期的反馈时钟信号。通过上述技术方案的实施就可以实现自身检测时钟源来输出判断时钟器件的好坏，从而消除了复杂系统中的时钟检测盲点；同时由于不再需要逻辑器件来做时钟检测，所以节省了逻辑检测资源。
- 用于脉冲吞咽式分频器稳定性的脉冲展宽器及方法-200910077669.X
- 杨海钢;潘杰 - 中国科学院电子学研究所
- 2009-02-11 - 2010-08-11 - H03K21/40
- 本发明公开了一种用于提高脉冲吞咽式分频器稳定性的脉冲展宽器及方法，涉及分频器技术。该脉冲展宽器，包括D触发器和延迟单元，接在现有分频器的反相器出口端与主计数器和吞咽计数器的LOAD使能信号端之间；脉冲展宽方法是：D触发器对输入信号的上升沿进行检测，并在输出端立即输出高电平，该高电平经过延迟单元后到达D触发器的清零端，进而迫使D触发器输出跳变回低电平，这样脉冲展宽器的输出脉冲的脉冲宽度完全由延迟单元决定。本发明用于将“置数”信号的脉冲宽度展宽到合理值，提高了可编程的脉冲吞咽式分频器“置数”过程的成功率。
- 时序电路中泄漏电流的降低-201010109303.9
- 斯连列法斯·斯利亚迪巴托拉 - LSI公司
- 2010-02-11 - 2010-07-14 - H03K21/40
- 公开了用于降低时序电路中泄漏电流的系统和设备。在一实施例中，一种用于降低时序电路中泄漏电流的系统包括一组合逻辑电路、一个或多个连接到组合逻辑电路上的复位触发器、和一个或多个连接到组合逻辑电路上的置位-复位触发器。该系统还包括一控制模块，其与复位触发器和置位触发器连接并被配置为当该时序电路的等待模式被触发时将复位触发器复位以及将置位-复位触发器置位。
- 漏时钟检测电路-200920222438.9
- 王英 - 北京京东方光电科技有限公司
- 2009-09-03 - 2010-05-19 - H03K21/40
- 本实用新型涉及一种漏时钟检测电路，包括D触发器、由第一电阻和电容组成的RC延时电路、反相器和第一二极管；所述D触发器的数据信号端连接电源，时钟信号端连接时钟数据信号，置位端连接低电平，复位端连接在所述第一电阻和所述电容之间；所述D触发器的输出端与所述第一电阻的第一端连接，反相输出端连接输出信号；所述反相器的输入端连接所述时钟数据信号，输出端连接所述第一二极管的负极；所述第一二极管的正极与所述第一电阻的第一端连接。利用本实用新型提供的漏时钟检测电路可以及时的查找到出现漏时钟问题的液晶显示器，提高液晶显示器的良品率。
- 专利分类
