[发明专利]一种GaN基高压整流共振隧穿二极管

摘要

本发明涉及一种GaN基高压整流共振隧穿二极管。本发明包括面GaN基底、n+‑In0.07Ga0.93N集电区层、i‑In0.07Ga0.93N第一隔离层、AlGaN第一势垒层、i‑In0.14Ga0.86N量子阱层、GaN第二势垒层、i‑In0.21Ga0.89N第二隔离层、n+‑In0.21Ga0.89N发射区层、钝化层、集电区金属电极引脚与发射区金属电极引脚。该种GaN基高压共振隧穿二极管—HVRTD具有正向较高阻断电压和反向超低电阻率的伏安特性，且制造工艺与GaN基集成器件和路(包括电路、光路、磁路、气路、机械路及复合路)的微纳集成制造工艺兼容，非常适用于GaN基集成器件和路的ESD保护应用，可以在近似理想的840ns时间内承受±2000V ESD而确保GaN基集成器件和路不被损毁。

主权项

1.一种GaN基高压整流共振隧穿二极管(HVRRTD)，其特征在于：包括(c/)面GaN基底、n⁺‑In_0.07Ga_0.93N集电区层、i‑In_0.07Ga_0.93N第一隔离层、AlGaN第一势垒层、i‑In_0.14Ga_0.86N量子阱层、GaN第二势垒层、i‑In_0.21Ga_0.89N第二隔离层、n⁺‑In_0.21Ga_0.89N发射区层、钝化层、集电区金属电极引脚与发射区金属电极引脚；所述的(c/)面GaN基底上表面外延n⁺‑In_0.07Ga_0.93N集电区层，n⁺‑In_0.07Ga_0.93N集电区层上表面依次外延i‑In_0.07Ga_0.93N第一隔离层、AlGaN第一势垒层、i‑In_0.14Ga_0.86N量子阱层、GaN第二势垒层、i‑In_0.21Ga_0.89N第二隔离层与n⁺‑In_0.21Ga_0.89N发射区层；n⁺‑In_0.07Ga_0.93N集电区层、i‑In_0.07Ga_0.93N第一隔离层、i‑Al_0.1GaN第一势垒层、i‑In_0.14Ga_0.86N量子阱层、i‑GaN第二势垒层、i‑In_0.21Ga_0.89N第二隔离层、n⁺‑In_0.21Ga_0.89N发射区层构成共振隧穿二极管的核心量子结构区域；核心量子结构区域上表面为发射区金属电极引脚，核心量子结构区域外侧沉积有钝化层，钝化层外侧为集电区金属电极引脚；基底为厚度102‑103μm的i‑GaN层、集电区层为10‑2‑100μm厚的n+‑In0.07Ga0.93N层、第一隔离层为100‑101nm厚的i‑In0.07Ga0.93N层、第一势垒层为1.5‑6nm厚的i‑Al0.1GaN层、量子阱层为1.5‑3nm厚的i‑In0.14Ga0.86N层、第二势垒层为1.5‑6nm厚的i‑GaN层、第二隔离层为0‑101nm厚的i‑In0.21Ga0.79N层、发射区层为10‑2‑100μm厚的n+‑In0.21Ga0.79N层、钝化层为101nm厚的AlN或者氧化硅层；发射区层中n+‑In0.21Ga0.79N掺杂浓度为1e18‑1e19cm‑3，集电区层中n+‑In0.07Ga0.93N掺杂浓度为1e18‑1e19cm‑3；以GaN基底作为器件载体，起到决定器件层外延生长方向、支撑器件层、器件层中器件之间的隔离及辅助工作中的器件散热等作用；n+‑In0.07Ga0.93N集电区层上表面外部区域与集电区金属电极之间形成欧姆接触，起通过重掺杂n+‑In0.07Ga0.93N集电区层收集与传输第一隔离层i‑In0.07Ga0.93N层的电子流作用；在热学方面，n+‑In0.07Ga0.93N集电区层则作为第一隔离层i‑In0.07Ga0.93N层与半绝缘i‑GaN基底及集电区金属电极引脚之间的热传导媒质；第一隔离层i‑In0.07Ga0.93N层在器件结构上连接n+‑In0.07Ga0.93N集电区层与第一势垒层i‑Al0.1Ga0.9N层，主要为穿过第一势垒层i‑Al0.1Ga0.9N层的电子提供通向集电区层的疏运路径、作为n+‑In0.07Ga0.93N集电区层与第一势垒层i‑Al0.1Ga0.9N层之间的热传输路径、缓冲重掺杂n+‑In0.07Ga0.93N集电区层电子向第一势垒层i‑Al0.1Ga0.9N层方向的扩散、及隔离n+‑In0.07Ga0.93N集电区层中量子能级对第一势垒层i‑Al0.1Ga0.9N层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；第一势垒层i‑Al0.1Ga0.9N层在结构上隔离第一隔离层i‑In0.07Ga0.93N层与i‑In0.14Ga0.86N量子阱层，作为第一隔离层i‑In0.07Ga0.93N层与i‑In0.14Ga0.86N量子阱层之间的纳米级厚度有限高势垒，即第一隔离层i‑In0.07Ga0.93N层与i‑In0.14Ga0.86N量子阱层之间电子量子共振隧穿的库伦阻塞与路径；i‑In0.14Ga0.86N量子阱层介于第一势垒层i‑Al0.1Ga0.9N层与第二势垒层i‑GaN层之间，作为纳米级厚度有限深电子势阱—即电子量子阱，利用量子尺寸效应形成i‑In0.14Ga0.86N量子阱中位置‑能量空间沿能量方向纵向量子化的离散或者准连续电子能谱；第二势垒层i‑GaN层在结构上隔离i‑In0.14Ga0.86N量子阱层与第二隔离层i‑In0.21Ga0.79N层，作为i‑In0.14Ga0.86N量子阱层与第二隔离层i‑In0.21Ga0.79N层之间的纳米级厚度有限高势垒，即i‑In0.14Ga0.86N量子阱层与第二隔离层i‑In0.21Ga0.79N层之间电子量子共振隧穿的库伦阻塞与路径；第二隔离层i‑In0.21Ga0.79N层在器件结构上连接第二势垒层i‑GaN层与n+‑In0.21Ga0.79N发射区层，主要输运来自n+‑In0.21Ga0.79N发射区层的电子，作为第二势垒层i‑GaN层与n+‑In0.21Ga0.79N发射区层之间的热传输路径，隔离n+‑In0.21Ga0.79N发射区层中量子能级对第二势垒层i‑GaN层两侧量子能级关系的影响、在外加偏压下辅助电子疏运的量子调控等作用；n+‑In0.21Ga0.79N发射区层与发射区金属电极引脚之间形成发射极欧姆接触，连接第二隔离层i‑In0.21Ga0.79N层与发射区金属电极引脚，作为第二隔离层i‑In0.21Ga0.79N层与发射区金属电极引脚之间电子流的低阻通路和热传输路径；集电区金属电极引脚与集电区之间形成欧姆接触,连接器件集电区与外部电路；AlN、Si3N4或者SiO2钝化层将器件的表面需要保护部分与外界环境及电极之间隔离开来,并钝化表面悬挂键，降低器件表面漏电等作用。