[发明专利]半导体结构形成方法在审
| 申请号： | 201811183706.0 | 申请日： | 2018-10-11 |
| 公开（公告）号： | CN110610989A | 公开（公告）日： | 2019-12-24 |
| 发明（设计）人： | 卢仁祥;蔡宗翰;张世勳 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L29/49 |
| 代理公司： | 11006 北京律诚同业知识产权代理有限公司 | 代理人： | 徐金国 |
| 地址： | 中国台湾新竹市*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体结构形成方法包含：提供一半导体层；于半导体层上方形成介面层；于介面层上方沉积高介电常数介电层；于高介电常数介电层上方形成虚设栅电极；图案化虚设栅电极、高介电常数介电层以及介面层，使得虚设栅电极的宽度小于高介电常数介电层的宽度；沿着虚设栅电极、高介电常数介电层以及介面层的侧壁形成间隔物；形成多个源极/漏极特征；以及以金属栅电极取代虚设栅电极以形成高介电常数金属栅极结构。 | ||
| 搜索关键词： | 高介电常数介电层 虚设栅电极 介面层 半导体层 金属栅极结构 半导体结构 高介电常数 金属栅电极 源极/漏极 间隔物 图案化 侧壁 沉积 | ||
【主权项】：
1.一种半导体结构形成方法，其特征在于，包含：/n提供一半导体层；/n于该半导体层上方形成一介面层；/n于该介面层上方沉积一高介电常数介电层；/n于该高介电常数介电层上方形成一虚设栅电极；/n图案化该虚设栅电极、该高介电常数介电层以及该介面层，使得该虚设栅电极的一宽度小于该高介电常数介电层的一宽度；/n于该图案化之后，沿着该虚设栅电极、该高介电常数介电层以及该介面层的侧壁形成一间隔物；/n于该半导体层上方形成多个源极/漏极特征；以及/n以一金属栅电极取代该虚设栅电极以形成一高介电常数金属栅极结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811183706.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置
- 下一篇：显示屏、显示装置及移动终端
- 同类专利
- 专利分类
