[发明专利]存储芯片测试电路装置和测试方法

摘要

本发明提供了一种存储芯片测试电路装置以及方法，第一存储阵列输出的第一测试数据通过第一压缩电路进行压缩，生成第一压缩数据。第二存储阵列输出的第二测试数据通过第二压缩电路进行压缩，生成第二压缩数据。利用第三压缩电路对第一压缩数据和第二压缩数据进行再次压缩，生成第三压缩数据。不仅可以将生成的第一压缩数据输出，还可以通过多路复用器选择输出第二压缩数据和第三压缩数据中的一种。不仅能够得到存储芯片是否失效的检测结论，还可以得到存储芯片中第一存储阵列以及第二存储阵列失效的检测结论，精确定位失效位置。测试机通过连接一个端口能够得到存储芯片以及存储阵列的失效情况，提高了测试效率。

主权项

1.一种存储芯片测试电路装置，其特征在于，包括安装在存储芯片内的第一压缩电路组件、第二压缩电路组件、第三压缩电路以及多路复用器；所述第一压缩电路组件包括第一压缩电路，所述第二压缩电路组件包括第二压缩电路；所述存储芯片中的存储阵列组合内设有第一存储阵列和第二存储阵列，所述第一存储阵列用于读取初始数据，并输出第一测试数据，所述第二存储阵列用于读取所述初始数据，并输出第二测试数据；所述第一压缩电路组件用于压缩所述第一测试数据以生成第一压缩数据，所述第一压缩电路组件包括连接至所述第一存储阵列的第一输入端、用于多路输出所述第一压缩数据的第一输出端和第二输出端，所述第二输出端连接至所述第三压缩电路；所述第二压缩电路组件用于压缩所述第二测试数据以生成第二压缩数据，所述第二压缩电路组件包括连接至所述第二存储阵列的第二输入端、用于多路输出所述第二压缩数据的第三输出端和第四输出端，所述第三输出端连接至所述多路复用器，所述第四输出端连接至所述第三压缩电路；所述第三压缩电路用于压缩所述第一压缩数据和所述第二压缩数据以生成第三压缩数据，所述第三压缩电路包括连接至所述多路复用器的第五输出端，以输出所述第三压缩数据至所述多路复用器；所述多路复用器包括第一路输入端、第二路输入端以及复用输出端，所述第一路输入端连接至所述第三压缩电路的所述第五输出端，所述第二路输入端连接至所述第二压缩电路组件的所述第三输出端，所述复用输出端用于择一输出所述第二压缩数据和所述第三压缩数据中的一种。