[发明专利]数据处理系统在审
| 申请号： | 201810920853.5 | 申请日： | 2018-08-14 |
| 公开（公告）号： | CN109408449A | 公开（公告）日： | 2019-03-01 |
| 发明（设计）人： | J·T·彭纳拉;R·J·里斯;H·L-G·佩尔松 | 申请（专利权）人： | Arm有限公司 |
| 主分类号： | G06F15/163 | 分类号： | G06F15/163;G06F9/455 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 黄纶伟;师玮 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 数据处理系统。一种数据处理系统包括一个或更多个数据处理单元、可配置互连和控制电路。控制电路将数据处理单元中的一个或更多个分配给虚拟机，并且对可配置互连进行配置，以便将来自虚拟机的一个或更多个数据处理任务路由到分配给该虚拟机使用的一个或更多个数据处理单元。这可提供灵活且可自适应的数据处理系统以执行虚拟机的数据处理任务，其中，数据处理单元的具体分配对虚拟机而言基本透明。 | ||
| 搜索关键词： | 虚拟机 数据处理单元 数据处理系统 控制电路 数据处理 可配置 互连 分配 自适应 路由 透明 灵活 配置 | ||
【主权项】：
1.一种数据处理系统，所述数据处理系统包括：一个或更多个数据处理单元；可配置互连，所述可配置互连能够工作为将来自虚拟机的数据处理任务路由到所述一个或更多个数据处理单元；以及控制电路，所述控制电路能够工作为将所述数据处理单元中的一个或更多个数据处理单元的集合分配给虚拟机以由该虚拟机使用，其中，当将一个或更多个数据处理单元的集合分配给所述虚拟机时，所述控制电路能够工作为对所述可配置互连进行配置以将来自所述虚拟机的一个或更多个数据处理任务路由到分配给该虚拟机使用的所述一个或更多个数据处理单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于Arm有限公司，未经Arm有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810920853.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 支持多计算任务和多计算节点的计算协作方法-201610580834.3
- 王坚强;杨吉忠;杨捷;易立富;刘孜学;余颜丽;胡连军;杜成元;冯读贝 - 中铁二院工程集团有限责任公司
- 2016-07-21 - 2019-11-12 - G06F15/163
- 支持多计算任务和多计算节点的计算协作方法，其特征在于，包括下述步骤：1)计算节点从服务器的数据队列中读取本节点当前运算任务所需的数据作为节点运算的输入数据，所述数据队列中的数据具有任务标识符和序列标记；2)计算节点将运算结果作为输出数据，输出到服务器的数据队列中；所述输出数据具有任务标识符和序列标记；所述任务标识符表示该数据与何任务相关，所述序列标记表示该数据在相关任务中的序号。本发明解决了一个或多个研发团队内部多个计算任务和多个计算节点协作的问题。
- 工业自动化控制系统和方法以及非暂态计算机可读介质-201510221551.5
- 查尔斯·M·里斯查尔;威廉·辛纳;迈克尔·卡兰;海塞姆·曼苏里;苏比安·戈文达拉杰;于尔根·魏因霍费尔;安德鲁·R·斯顿普;丹尼尔·S·德扬;弗兰克·库拉谢维奇;爱德华·A·希尔;基思·斯坦宁格;马瑟斯·布尔霍 - 罗克韦尔自动化技术公司
- 2015-05-04 - 2019-10-22 - G06F15/163
- 本发明提供一种工业自动化控制系统和方法以及非暂态计算机可读介质。一种工业控制系统，其可以接收与工业自动化系统内的至少一个部件关联的数据。工业控制系统然后可以确定所述数据是否与多个数据标签中的至少一个数据标签关联，使得所述多个数据标签中的至少一个数据标签描述所述数据的至少一个特征。在所述数据与所述多个数据标签中的至少一个数据标签关联时，工业控制系统然后可以在数据馈送通道中广播数据和所述多个数据标签中的至少一个数据标签。多个数据标签中的至少一个数据标签包括与工业自动化系统关联的多个层级级别中的一个层级级别，其中，多个层级级别中的该层级级别与该数据对应。
- 一种通信系统-201920321379.4
- 孟鹏涛;黄运新;潘亮亮;杨庆;李卫军 - 深圳大普微电子科技有限公司
- 2019-03-12 - 2019-10-18 - G06F15/163
- 本实用新型公开了一种通信系统。该通信系统包括第一芯片和第二芯片，第一芯片包括两两相互连接的第一处理器、第一通信接口和第一闪存，第二芯片包括两两相互连接的第二处理器、第二通信接口和第二闪存，第一通信接口包括第一控制模块、第一环状缓冲模块和第一总线接口，第二通信接口包括第二控制模块、第二环状缓冲模块和第二总线接口；第一控制模块从第一闪存获取消息数据，控制消息数据写入第一环状缓冲模块，并控制消息数据从第一环状缓冲模块通过系统总线发送至第二环状缓冲模块，以使第二处理器从第二环状缓冲模块获取消息数据。通过上述方式，本实用新型能够实现在通信的过程中，降低处理器的占用率的同时提高消息数据的传输效率。
- 数据处理方法、装置、计算机设备及存储介质-201910596690.4
- 张仲奇 - 上海联影医疗科技有限公司
- 2019-07-02 - 2019-10-15 - G06F15/163
- 本发明公开了一种数据处理方法、装置、计算机设备及存储介质。该数据处理方法包括：获取数据处理系统的待处理数据，其中，所述数据处理系统包括至少两种架构的处理器；根据所述待处理数据的属性信息以及各个所述处理器的特性，对所述待处理数据进行划分，得到待处理子数据；将所述待处理子数据发送给至少一个所述处理器进行处理。本发明实施例的技术方案基于异构处理器平台进行数据处理，系统灵活性好、处理能力强、稳定性高，实现了对数据的自动划分和处理，根据数据本身的特性及处理器的特性，自适应进行数据划分，使得数据的每一部分都可以被发送至合适的处理器中进行处理，提高了处理的效率，减少了数据处理时间。
- 一种处理器间的交互控制方法、装置、设备及存储介质-201910568886.2
- 巫戈明 - 上海金卓网络科技有限公司
- 2019-06-27 - 2019-10-08 - G06F15/163
- 本发明实施例公开了一种处理器间的交互控制方法、装置、设备及存储介质，该方法包括：对第一处理器的读存储区，和/或写存储区中的数据进行实时监控；如果读存储区，和/或写存储区中的数据量满足预设的读写通知条件，则通过预先建立的通信链路向所述第二处理器发送通知信号，以通知所述第二处理器所述读存储区，和/或所述写存储区中的数据状态。本发明实施例提供的技术方案，通过对第一处理器内存中的读存储区和/或写存储区进行监测，以及向第二处理器发送的通知信号，在实现了数据缓存的同时，避免了存储区的数据堆积或数据缺失，使得第二处理器可以及时调整数据收发策略，提高了处理器之间的通信效率。
- 安措辅助装置及系统-201822095671.7
- 尹相国;罗小波;乔成银;马骁;郭鹏;宋泽伟;张文;杨家辉;徐磊 - 国网宁夏电力有限公司检修公司
- 2018-12-13 - 2019-09-17 - G06F15/163
- 本实用新型提供了一种安措辅助装置及系统，涉及智能变电站检修技术领域，包括：第一中央处理器，显示器，RJ45接口和第二中央处理器；第一中央处理器根据上位机发送的智能变电站SCD文件确定二次安措票并生成相应的安措执行命令，将安措执行命令发送至第二中央处理器；第二中央处理器通过RJ45接口将安措执行命令发送至待检修二次设备，以使待检修二次设备进行安措执行操作，执行操作后返回的反馈信息通过第二中央处理器的处理得到执行结果，并将执行结果发送至第一中央处理器；第一中央处理器控制显示器对包含执行结果的二次安措票进行实时显示。利用该装置执行二次安措时只需一个工作人员进行操作，缓解了现有的二次安措工作方式浪费人力的技术问题。
- 一种面向GPDSP的多核并行计算实现方法-201810533351.7
- 刘仲;郭阳;扈啸;田希;陈海燕;鲁建壮;陈跃跃;孙永节;王耀华;吴家铸;王丽萍 - 中国人民解放军国防科技大学
- 2018-05-29 - 2019-09-10 - G06F15/163
- 本发明公开一种面向GPDSP的多核并行计算实现方法，步骤包括：S1.在GPDSP中的CPU端构建实现主体框架部分的CPU程序模块，在DSP端构建实现核心计算部分的DSP程序模块，由CPU程序模块对DSP程序模块进行调用；S2.分别在DSP端对DSP程序模块、以及在CPU端对CPU程序模块进行编译，再进行统一编译，得到单芯片GPDSP程序；S3.运行GPDSP程序，执行程序中CPU程序模块时，通过调用DSP程序模块进行指定的计算任务，由多个DSP核并行进行计算。本发明能够充分发挥多核CPU和多核DSP高性能实现多核并行计算，且具有实现方法简单、使用方便、应用灵活及高效等优点。
- 一种合并单元-201821960365.9
- 陈浩敏;袁智勇;陈波;蒋愈勇;王建邦;谈赢杰;席禹;杨占杰 - 南方电网科学研究院有限责任公司;中国南方电网有限责任公司
- 2018-11-26 - 2019-08-23 - G06F15/163
- 本申请公开了一种合并单元，包括电源；预设数量的第一光纤接口与第二光纤接口；连接所述第一光纤接口，通过所述第一光纤接口接收采样数据并对所述采样数据进行有效性校验处理、采样时刻同步处理；以及进行逻辑判别处理的FPGA辅助处理器；连接所述FPGA辅助处理器及所述第二光纤接口，将所述FPGA辅助处理器处理完成的数据通过所述第二光纤接口发送至相关变电设备的ARM主处理器。该合并单元充分利用FPGA辅助处理器丰富的I/O接口与快速的并行处理速度以及ARM主处理器高效的数据处理能力，具有较快的运算速度，可有效减少信号处理时长，提高信号传输的时效性。
- 应用处理器、汽车电子处理器和计算装置-201910001321.6
- 李载宪 - 三星电子株式会社
- 2019-01-02 - 2019-08-13 - G06F15/163
- 公开一种应用处理器、汽车电子处理器和计算装置。所述应用处理器包括：中央处理器；根复合体，在中央处理器的控制下与至少一个外部装置通信，并且当操作状态改变时生成状态改变中断；以及中断聚集和调试单元，根据状态改变中断，对与状态改变中断相关联的至少一个组件执行调试。
- 微处理器及其执行方法-201410431656.9
- G·葛兰·亨利;史蒂芬·嘉斯金斯 - 威盛电子股份有限公司
- 2014-08-28 - 2019-08-06 - G06F15/163
- 本发明提供一种微处理器及其执行方法。上述微处理器包括多个处理核、一服务处理单元及一存储器，其由上述服务处理单元及上述多个处理核所存取。上述多个处理核的至少一处理核被配置为将一修补写入上述存储器，其中上述修补包括一或多个指令，以在上述存储器从上述至少一处理核写入后，从上述存储器中提取并由上述服务处理单元执行。本发明具有更少的功率消耗。
- 微处理器及其配置方法-201410431423.9
- G·葛兰·亨利;史蒂芬·嘉斯金斯 - 威盛电子股份有限公司
- 2014-08-28 - 2019-08-06 - G06F15/163
- 本发明提供一种微处理器及其配置方法。上述一微处理器包括一指示及多个处理核。上述多个处理核的每一处理核被配置为取样上述指示。当上述指示指示一第一预设值时，上述多个处理核被配置为共同指定上述多个处理核的多个处理核为一导引处理器。当上述指示指示不同于上述第一预设值的一第二预设值时，上述多个处理核被配置为共同指定上述多个处理核的一单一处理核为上述导引处理器。本发明具有更少的功率消耗。
- 一种多余度模块同步方法及装置-201910209069.8
- 唐甜 - 西安联飞智能装备研究院有限责任公司
- 2019-03-19 - 2019-07-23 - G06F15/163
- 本发明实施例提供了一种多余度模块同步方法及装置，应用于两个以上余度模块，所述方法包括：针对每个余度模块，每次到达任务周期的起始时间点，该余度模块的第一同步电路向其他余度模块的第一同步电路发送逻辑电平；在起始时间点之后的第一预设时间段内，判定第一次握手同步成功；在第一次握手结束时，针对每一余度模块，该余度模块的第一同步电路向其他余度模块的第一同步电路发送与逻辑电平表示逻辑相反的相反电平；在第一次握手结束时刻之后的第二预设时间段内，判定第二次握手同步成功。由于在执行任务过程中，每间隔一个任务周期，会对每个余度模块的第一同步电路进行同步，这样减少余度模块间的累积误差。
- 多插槽系统中的远程原子操作-201811454558.1
- D·N·贾亚西姆哈;S·S·苏里;C·J·休斯;J·斯凡恩布林;Y-C·刘;S·R·范多伦;D·A·考法蒂 - 英特尔公司
- 2018-11-30 - 2019-07-09 - G06F15/163
- 所公开的实施例涉及多插槽系统中的远程原子操作(RAO)。在一个示例中，由请求者插槽的高速缓存控制电路执行的方法包括：接收来自请求者CPU核的RAO指令，为所寻址的高速缓存行确定归属插槽中的归属代理，将对所寻址的高速缓存行的对所有权的请求(RFO)提供给归属代理，等待归属代理使所寻址的高速缓存行无效并且从高速缓存检取所寻址的高速缓存行的最新副本、或者从存储器取出所寻址的高速缓存行，接收确认和所寻址的高速缓存行，对所接收的高速缓存行原子地执行RAO指令，随后接收来自一个或多个请求者CPU核的对所寻址的高速缓存行的多个本地RAO指令；并且独立于归属代理对所接收的高速缓存行执行多个本地RAO指令。
- 用于模块式管芯上相干互连的方法、设备和系统-201510322930.3
- K.加纳帕斯;S.R.帕格;B.发希姆;Y-C.刘;J.D.钱伯拉恩;G.高巴茨;A.朱安;P.卡布雷 - 英特尔公司
- 2015-06-12 - 2019-06-25 - G06F15/163
- 在一实施例中，设备包括：执行相干操作的第一组件；以及经第一组件接口耦合到第一组件的相干结构逻辑。相干结构逻辑可配置成执行用于在第一组件与耦合到相干结构逻辑的第二组件之间的相干通信的完全相干结构功能性。第一组件可包括与相干结构逻辑传递分组的分组化逻辑，但不包括执行相干结构功能性的相干互连接口逻辑。还描述和要求保护其它实施例。
- 单芯片整合的传感器集线器和多传感器管理方法-201510342546.X
- 顾德明;洪洲 - 上海兆芯集成电路有限公司
- 2015-06-19 - 2019-06-04 - G06F15/163
- 与主处理器整合在一芯片上的传感器集线器、以及多传感器管理方法。单芯片整合的一传感器集线器包括一协处理器以及一程序间通信接口。该协处理器与一主处理器制作在一芯片上。该程序间通信接口使该协处理器与该主处理器在该芯片内通信。该协处理器根据该主处理器所发出的要求控制多个传感器，且还用于汇整上述多个传感器的感应数据供该主处理器运算。
- 一种通信方法及通信系统-201910186288.9
- 孟鹏涛;黄运新;潘亮亮;杨庆;李卫军 - 深圳大普微电子科技有限公司
- 2019-03-12 - 2019-05-31 - G06F15/163
- 本发明公开了一种通信方法及通信系统。该通信方法应用于第一芯片和第二芯片，第一芯片包括第一控制模块和第一环状缓冲模块，第二芯片包括第二控制模块和第二环状缓冲模块；该方法包括：第一控制模块从第一芯片中的第一闪存获取消息数据；第一控制模块控制消息数据写入第一环状缓冲模块，并控制消息数据从第一环状缓冲模块通过系统总线发送至第二环状缓冲模块；第二环状缓冲模块通过系统总线从第一环状缓冲模块接收消息数据，以使第二芯片中的第二处理器获取消息数据。通过上述方式，本发明能够实现在通信的过程中，降低处理器的占用率的同时提高消息数据的传输效率。
- 一种小卫星星务计算机系统-201711151845.0
- 付淑军 - 四川省微技购科技有限公司
- 2017-11-19 - 2019-05-28 - G06F15/163
- 本发明涉及一种TS‑1.1小卫星星务计算机系统，包括：星务计算机模块、热控单元、电源单元、姿态和轨道控制单元、有效载荷单元、通信系统；所述热控单元、电源单元、姿态和轨道控制单元、有效载荷单元、通信系统分别通过系统通信总线与星务计算机模块相连；所述星务计算机模块由星务计算机、系统通信总线、A/D模块、D/A模块、D/D模块、DC‑CD模块、存储单元、看门狗电路组成，所述模块彼此问是独立的，每个CPU控制自己的存储器模块，其余的模块由两个CPU共同控制；所述星务计算机模块具有传统卫星中数据管理及遥测遥控的功能，用于负责整个卫星的管理运行；本发明小卫星的星务系统和系统通信总线进行了容错设计，保证了小卫星具有高度的自主能力。
- 微处理器及其操作方法-201410431003.0
- G·葛兰·亨利;泰瑞·派克斯 - 威盛电子股份有限公司
- 2014-08-28 - 2019-05-24 - G06F15/163
- 本发明提供一种微处理器及其操作方法。上述微处理器包括多个处理核、一由上述多个处理核所共享的资源以及一硬件信号量，其由上述多个处理核的每一处理核在一非架构地址空间内读取及写入。上述多个处理核的每一处理核被配置为写入上述硬件信号量以请求上述资源的所有权并且由上述硬件信号量读取并决定是否取得上述所有权。上述多个处理核的每一处理核被配置为写入上述硬件信号量以放弃上述资源的所有权。本发明具有更少的功率消耗。
- 推送遥测数据累积-201780058881.4
- R·克里蒂瓦斯;D·戴;R·文德利希;E·那路萨米 - 英特尔公司
- 2017-08-30 - 2019-05-21 - G06F15/163
- 本公开内容涉及推送遥测数据累积。系统可以至少包括遥测电路，其被配置为推送遥测数据(例如，在没有首先接收请求的情况下提供遥测数据)。示例性系统可以包括一个或多个设备，其包括至少一个遥测电路集。至少一个遥测电路集可以被配置为至少基于频率配置和偏斜配置来推送数据。频率配置可以控制至少一个遥测电路集多久生成一次数据。偏斜配置可以控制何时发送遥测数据。例如，遥测电路集可以配置有不同的偏斜配置以最小化传输重叠。这可以防止系统中的遥测数据累积(TDA)电路变得不堪重负，所述TDA电路从至少一个遥测电路集接收遥测数据的传输。
- 基于云计算的考试用计算器及其工作方法-201811651158.X
- 刘天成 - 东南大学
- 2018-12-31 - 2019-05-10 - G06F15/163
- 本发明为一种基于云计算的考试用计算器，由云计算处理中心和输入输出面板组成。云计算处理中心包括无线网络模块，云计算器。输入输出面板包括无线网络模块，键盘，显示器，电源。用户通过键盘输入算式，由输入输出界面中的无线网络模块的发射端模块发送至云计算处理中心的无线网络模块的接收端模块，再由云计算器进行运算，并将运算结果由云计算处理中心的无线网络模块的发射端模块发送至输入输出面板的无线网络模块的接收端模块，并由显示器显示。通过本发明，可以有效降低计算器总成本，大幅提高计算器算力的利用率，规范化考试从而减小考试科技作弊的可能性。
- 电子装置和通信方法-201510086487.4
- 金昌绪;朴钟泰 - 三星电子株式会社
- 2015-02-17 - 2019-04-26 - G06F15/163
- 提供了电子装置和通信方法。一种应用处理器的通信方法包括如下步骤：产生多个文件；通过将第一模式的输入/输出请求发送给存储装置来产生文件集通道，其中，输入/输出请求是与所述多个文件中的文件相应的输入/输出请求；通过将包括针对所述多个文件的第二模式的输入/输出请求的文件集信令发送给存储装置，来经由文件集通道将第一比特数据发送给存储装置，其中，第二模式的输入/输出请求中的每个输入/输出请求是针对所述多个文件中的相应文件的输入/输出请求，且所述多个文件中的每个文件表示第一比特数据的一个位以通过针对该文件的输入/输出请求来发送所述位的比特值。
- 面向通讯同步的多处理器阵列重构的方法-201610497074.X
- 吴亚兰;武继刚;姜文超;刘竹松 - 广东工业大学
- 2016-06-27 - 2019-04-23 - G06F15/163
- 从多处理器阵列中获取所需大小并且同步通讯性能优良的子阵列，是高性能拓扑重构的核心问题之一。本文基于不同的逻辑列剔除策略提出了三个面向通讯同步的多处理器阵列重构的算法：1)基于分治思想剔除逻辑列的重构算法(SCA_01)，该算法能够使得被优化的逻辑列相对均匀的分布在物理阵列中；2)优先剔除长逻辑列的贪心重构算法(SCA_02),该算法能够使得被优化的逻辑列的长链接总数最少；3)基于分治与长链接数的混成重构算法(SCA_03)，该算法将某一区域内的最长逻辑列剔除，且尽可能将剩余逻辑列均匀分布在物理阵列中。同时，本文对逻辑阵列的最大通讯延时给出了下界的求解算法。
- 一种双路处理器互联服务器架构-201811456702.5
- 崔太有;张福新;吴少刚;徐锋 - 江苏航天龙梦信息技术有限公司
- 2018-11-30 - 2019-04-12 - G06F15/163
- 本发明公开了一种双路处理器互联服务器架构，包括主板和设置在主板上的第一龙芯3B处理器、第二龙芯3B处理器、PCIE桥片、电源架构、状态监控模块和CPLD模块；两片龙芯3B处理器之间通过HT总线互联；第一龙芯3B处理器通过HT总线与PCIE桥片连接，PCIE桥片连接PCIE接口、千兆网络接口、VGA接口和串行转换芯片；电源架构与第一龙芯3B处理器、第二龙芯3B处理器和PCIE桥片连接并供电。本发明通过将两片龙芯3B处理器通过互联总线连接，实现了服务器计算性能的提升；通过CPLD可编程器件的设计，对主板上下电和时序进行控制，实现了与标准服务器管理系统的通信，有效提升了服务器的服务安全性能。
- 一种数据交换方法及电子设备-201910169861.5
- 陈海波 - 深兰人工智能芯片研究院（江苏）有限公司
- 2019-03-07 - 2019-04-12 - G06F15/163
- 本发明公开了一种数据交换方法及电子设备，该方法包括：FPGA将待读取数据中包括的M个数据中的第i个数据和第j个数据交换，得到重排之后的数据；其中，j=M‑i+1；第i个数据占至少一个字节；第j个数据占至少一个字节；FPGA读取重排之后的M个数据。通过这种方式，FPGA只需将待读取数据中的M个数据交换M/2次就可以将M个数据的顺序完成重排，减少了M个数据的交换次数，节省了时间，从而可以提高数据交换的效率。
- 一种基于MIC架构处理器的数据传输优化方法-201811301384.5
- 王卓薇;陈渊;程良伦 - 广东工业大学
- 2018-11-02 - 2019-04-05 - G06F15/163
- 本发明公开了一种基于MIC架构处理器的数据传输优化方法。通过对目标应用程序进行数据传输优化可行性分析，构建数据传输模型，在MIC处理器与CPU处理器进行数据通信时，采用保持数据/空间、异步传输、利用SCIF接口构建MIC协处理器间直接数据传输等方法，进行数据传输优化。本发明提供的方法适用于大规模基于MIC架构处理器的集群，通过降低并行程序在集群上的通信成本有效地缩短并行程序的执行时间，提高并行程序的运行效率。
- 一种基于双龙芯处理器的高性能数据处理装置-201821483475.0
- 刘理鹏;王冲;刘贵 - 湖南航天捷诚电子装备有限责任公司
- 2018-09-11 - 2019-03-19 - G06F15/163
- 本实用新型公开了一种基于双龙芯处理器的高性能数据处理装置，包括第一龙芯3号处理器单元、第二龙芯3号处理器单元、龙芯2号桥片单元、PCI数据处理单元和CPCI插座，其中：第一龙芯3号处理器单元与第二龙芯3号处理器单元连接，第一龙芯3号处理器单元、PCI数据处理单元均与龙芯2号桥片单元连接，第一龙芯3号处理器单元和PCI数据处理单元均与CPCI插座连接。所述装置是一种功能齐全、数据处理性能高、可靠性高、实时效果好的多处理器联合数据处理装置，可满足抗恶劣环境要求，同时支持多处理器并行数据处理。
- 数据传输方法及其系统、终端-201410790473.6
- 李晨涛 - 联芯科技有限公司
- 2014-12-17 - 2019-03-12 - G06F15/163
- 本发明涉及移动通信技术领域，公开了一种数据传输方法及其系统、终端。本发明中，在应用处理器和通信处理器的发送线程中，通过发送线程的缓冲区滑动窗口内的数据量判断业务速率，并根据业务速率选择低速通道和高速通道之一发送数据，可以自动适配终端的业务场景，动态切换业务传输使用的通道类型；使用低速通道辅助高速通道的方式完成业务数据的传输，在保证用户体验的同时降低终端功耗。
- 数据处理系统-201810920853.5
- J·T·彭纳拉;R·J·里斯;H·L-G·佩尔松 - ARM有限公司
- 2018-08-14 - 2019-03-01 - G06F15/163
- 数据处理系统。一种数据处理系统包括一个或更多个数据处理单元、可配置互连和控制电路。控制电路将数据处理单元中的一个或更多个分配给虚拟机，并且对可配置互连进行配置，以便将来自虚拟机的一个或更多个数据处理任务路由到分配给该虚拟机使用的一个或更多个数据处理单元。这可提供灵活且可自适应的数据处理系统以执行虚拟机的数据处理任务，其中，数据处理单元的具体分配对虚拟机而言基本透明。
- 用于在功率选通事件之后恢复数据阵列的多核装置和方法-201480062559.5
- G.葛兰.亨利;弟尼斯.K.詹;史蒂芬.嘉斯金斯 - 上海兆芯集成电路有限公司
- 2014-12-12 - 2019-03-01 - G06F15/163
- 一种装置包括编程器、存储装置和多个核心。编程器利用压缩的配置数据来对熔丝阵列进行编程。存储装置支持对解压缩的配置数据集合的存储和访问。多个核心中的每一个被耦合到熔丝阵列。核心中的一个在上电/重置之后访问熔丝阵列以对用于一个或多个高速缓存存储器的配置数据集合进行解压缩并且将经解压缩的配置数据集合进行存储。多个核心中的每一个都具有重置逻辑和睡眠逻辑。重置逻辑在上电/重置之后采用解压缩的配置数据集合来初始化一个或者多个高速缓存存储器。睡眠逻辑在功率选通事件之后确定功率被恢复，并且随后访问存储装置以检索和采用解压缩的配置数据集合，来在功率选通事件之后初始化一个或者多个高速缓存。
- 一种基于双核ARM的SOC的数据传输系统和方法-201811194582.6
- 王景煜;刘征宇;王飞;王维;庞兆峰;李叶繁;王德锋 - 北京电子工程总体研究所
- 2018-10-15 - 2019-02-15 - G06F15/163
- 本发明公开了一种基于双核ARM的SOC的数据传输系统和方法，所述数据传输系统包括第一硬核、第二硬核、第一共享缓存区、第二共享缓存区，第一中断和第二中断，其中第一硬核用于向第一共享缓存区写入数据和读取数据、向第二共享缓存区写入数据和读取数据，向第二硬核发送所述第一中断；第二硬核用于从第一共享缓存区读取数据、向第二共享缓存区写入数据，向第一硬核发送第二中断；第一硬核和第二硬核根据启动信号启动数据交互，通过读写第一共享缓存区和第二共享缓存区、发送第一中断和第二中断实现第一硬核和第二硬核之间的数据传输。本发明提供的实施例能够解决基于双核ARM芯片的SOC系统上的数据传输，并且能够满足数据传输的有效性和可靠性。
- 专利分类
