“Y-C·刘”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果16个，建议您升级VIP下载更多相关专利

[发明专利]多管芯硬件处理器和方法-CN201780058698.4有效
发明人： N·纳西福;Y-C·刘;K·V·西斯特拉;G·帕斯达斯特;S·S·艾切姆帕蒂;T·辛格;A·万玛;M·K·库玛西卡;S·尼玛嘎达;C·L·莫尔纳;V·基塔;J·D·张伯伦;W·R·哈勒克;G·Z·克里斯沃斯;J·R·艾耶斯;D·R·萨巴瑞迪 -专利权人：英特尔公司
申请日： 2017-10-10 - 公布日： 2023-06-27 - 主分类号： G06F13/40 文献下载
摘要：描述了与具有多个被互连的管芯的硬件处理器有关的方法和装置。在一个实施例中，硬件处理器包括多个物理上分开的管芯并包括互连，该互连用于将这些物理上分开的管芯电气地耦合在一起。在另一实施例中，一种用于形成硬件处理器的方法包括：提供多个物理上分开的管芯；以及利用互连将这些物理上分开的管芯电气地耦合在一起。
管芯硬件处理器方法

[发明专利]使用索引偏移信息访问存储器-CN202211428020.X在审
发明人： M·阿加瓦尔;A·K·艾纳曼德拉姆;W·陈;K·范德坎普;R·A·布兰奇;Y-C·刘 -专利权人：英特尔公司
申请日： 2022-11-15 - 公布日： 2023-06-20 - 主分类号： G06F12/06 文献下载
摘要：本申请公开了使用索引偏移信息访问存储器。用于标识用于作为访问请求的目标的存储器访问资源的技术和机制。在实施例中，处理器包括路由表，该路由表用于提供与耦合到处理器的相应的不同存储器访问资源对应的条目。处理器进一步包括项目的列表，这些项目各自与相应的不同地址范围对应，其中，这些项目各自包括相应的路由表的标识符、以及相应的索引偏移的标识符。基于访问请求的地址，处理器的解码器电路搜索列表以标识项目中的对应的一个项目。在另一实施例中，解码器电路基于搜索来访问路由表条目，以确定访问请求如何要被指引到特定的存储器访问资源。
使用索引偏移信息访问存储器

[发明专利]两级存储器全行写入-CN201810018846.6有效
发明人： R·G·布兰肯希普;J·D·张伯伦;Y-C·刘;V·吉塔 -专利权人：英特尔公司
申请日： 2016-02-26 - 公布日： 2022-05-31 - 主分类号： G06F12/08 文献下载
摘要：存储器控制器接收存储器无效请求，该存储器无效请求引用在具有远存储器和近存储器的两级系统存储器拓扑中的远存储器的行，识别近存储器的与该行对应的地址，并且在该地址处读取数据以确定在近存储器中是否存在该行的副本。如果该地址的数据包含远存储器的另一行的副本并且该另一行的该副本是“脏的”，则该数据将被转储清除到远存储器。发送针对存储器无效请求的“完成”，以指示一致性代理被授予对该行的独占访问权限。通过独占访问，将修改该行以生成该行的修改版本，并且将使用该行的修改版本重写近存储器的该地址。
两级存储器写入

[发明专利]冗余高速缓存一致性存储器结构-CN202011574017.X在审
发明人： R·帕尔;P·阿伯拉罕姆;A·杜格;B·法西姆;Y-C·刘;S·艾姆 -专利权人：英特尔公司
申请日： 2020-12-25 - 公布日： 2021-12-28 - 主分类号： G06F12/0815 文献下载
摘要：本发明涉及冗余高速缓存一致性存储器结构。处理器，包括：核；以及耦合至核的高速缓存一致性存储器结构，并且具有：主高速缓存代理(PCA)，该主高速缓存代理(PCA)被配置成用于提供主访问路径；以及次级高速缓存代理(SCA)，该次级高速缓存代理(SCA)被配置成用于提供对主访问路径冗余的次级访问路径，其中PCA具有一致性控制器，该一致性控制器被配置成用于保持次级访问路径中的数据与主要访问路径中的数据一致。
冗余高速缓存一致性存储器结构

[发明专利]管理计算机存储器的装置、方法、系统及存储介质-CN201680012356.4有效
发明人： R·G·布兰肯希普;J·D·张伯伦;Y-C·刘;V·吉塔 -专利权人：英特尔公司
申请日： 2016-02-26 - 公布日： 2021-07-20 - 主分类号： G06F12/08 文献下载
摘要：存储器控制器接收存储器无效请求，该存储器无效请求引用在具有远存储器和近存储器的两级系统存储器拓扑中的远存储器的行，识别近存储器的与该行对应的地址，并且在该地址处读取数据以确定在近存储器中是否存在该行的副本。如果该地址的数据包含远存储器的另一行的副本并且该另一行的该副本是“脏的”，则该数据将被转储清除到远存储器。发送针对存储器无效请求的“完成”，以指示一致性代理被授予对该行的独占访问权限。通过独占访问，将修改该行以生成该行的修改版本，并且将使用该行的修改版本重写近存储器的该地址。
管理计算机存储器装置方法系统存储介质

[发明专利]易扩展管芯上结构接口-CN202011010899.7在审
发明人： S·乔德里;R·G·布兰肯希普;S·P·加戴伊;S·库马尔;V·M·亚伯拉罕;Y-C·刘 -专利权人：英特尔公司
申请日： 2020-09-23 - 公布日： 2021-06-08 - 主分类号： G06F13/42 文献下载
摘要：用于将代理耦合到结构的接口支持一组一致性互连协议，并且包括：用于传送控制信号以支持该接口的全局通道，用于将与请求相关联的消息传送到结构上的其他代理的请求通道，用于将响应传送到结构上的其他代理的响应通道，以及用于耦合以将与数据传输相关的消息传送到结构上的其他代理的数据通道，其中，数据传输包括有效载荷数据。
扩展管芯结构接口

[发明专利]处理器及其上实现的方法-CN201580064745.7有效
发明人： R·王;A·J·赫德里奇;Y-C·刘;H·H·胡姆;J·S·帕克;C·J·休斯;N·N·文凯特桑;A·C·莫加;A·贾里尔;Z·A·奇什蒂;M·A·埃尔金;J-S·蔡;A·W·民;T-Y·C·泰;C·马乔科;R·桑卡兰 -专利权人：英特尔公司
申请日： 2015-12-18 - 公布日： 2021-06-08 - 主分类号： G06F12/0842 文献下载
摘要：实现硬件/软件协同优化以改进NFVS和其他生产者‑消费者工作负载的VM间通信的性能和能量的方法和装置。该装置包括具有多级高速缓存层次结构的多核处理器，该多级高速缓存层次结构包括用于每个核心的L1和L2高速缓存和共享的最后一级高速缓存(LLC)。提供了一个或多个机器级指令，以用于主动地将高速缓存行从较低级别高速缓存级别降级到较高级别高速缓存级别，包括将高速缓存行从L1/L2高速缓存降级到LLC。还提供了用于在多插槽的NUMA架构系统中实现硬件/软件协同优化的技术，其中高速缓存行可以选择性地被降级并且被推送到远程插槽中的LLC。另外，技术被公开以用于在多插槽的系统中实现早期监听，从而在存取远程插槽上的高速缓存行时减少延迟。
处理器及其实现方法

[发明专利]高性能互连相干协议-CN201710038234.9有效
发明人： R·G·布朗肯希普;B·法西姆;R·比尔斯;Y-C·刘;V·基塔;H·H·胡姆;J·维利 -专利权人：英特尔公司
申请日： 2013-03-15 - 公布日： 2021-04-20 - 主分类号： G06F12/0813 文献下载
摘要：本发明涉及高性能互连相干协议。接收一请求，该请求引用第一代理且请求特定存储器行在独占状态中被高速缓存。监听请求被发送指向一个或多个其他代理。接收到引用第二代理的监听响应，监听响应包括将对应于特定存储器行的已修改高速缓存行写回至存储器。发送完成以定址至第一代理，其中完成包括基于写回的特定存储器行的数据。
性能互连相干协议

[发明专利]多管芯硬件处理器和方法-CN202010633244.9在审
发明人： N·纳西福;Y-C·刘;K·V·西斯特拉;G·帕斯达斯特;S·S·艾切姆帕蒂;T·辛格;A·万玛;M·K·库玛西卡;S·尼玛嘎达;C·L·莫尔纳;V·基塔;J·D·张伯伦;W·R·哈勒克;G·Z·克里斯沃斯;J·R·艾耶斯;D·R·萨巴瑞迪 -专利权人：英特尔公司
申请日： 2017-10-10 - 公布日： 2020-10-02 - 主分类号： G06F15/173 文献下载
摘要：描本申请公开了多管芯硬件处理器和方法。述了与具有多个被互连的管芯的硬件处理器有关的方法和装置。在一个实施例中，硬件处理器包括多个物理上分开的管芯并包括互连，该互连用于将这些物理上分开的管芯电气地耦合在一起。在另一实施例中，一种用于形成硬件处理器的方法包括：提供多个物理上分开的管芯；以及利用互连将这些物理上分开的管芯电气地耦合在一起。
管芯硬件处理器方法

[发明专利]虚拟重试队列-CN201380080097.5有效
发明人： B·法西姆;Y-C·刘;J·D·张伯伦 -专利权人：英特尔公司
申请日： 2013-11-06 - 公布日： 2019-08-13 - 主分类号： G06F9/52 文献下载
摘要：进入饥饿模式，并且标识重试队列中的第一请求的特定的依赖关系。确定获取到此特定的依赖关系，并且基于此特定的依赖关系的获取来重试第一请求。
虚拟重试队列

[发明专利]多插槽系统中的远程原子操作-CN201811454558.1在审
发明人： D·N·贾亚西姆哈;S·S·苏里;C·J·休斯;J·斯凡恩布林;Y-C·刘;S·R·范多伦;D·A·考法蒂 -专利权人：英特尔公司
申请日： 2018-11-30 - 公布日： 2019-07-09 - 主分类号： G06F15/163 文献下载
摘要：所公开的实施例涉及多插槽系统中的远程原子操作(RAO)。在一个示例中，由请求者插槽的高速缓存控制电路执行的方法包括：接收来自请求者CPU核的RAO指令，为所寻址的高速缓存行确定归属插槽中的归属代理，将对所寻址的高速缓存行的对所有权的请求(RFO)提供给归属代理，等待归属代理使所寻址的高速缓存行无效并且从高速缓存检取所寻址的高速缓存行的最新副本、或者从存储器取出所寻址的高速缓存行，接收确认和所寻址的高速缓存行，对所接收的高速缓存行原子地执行RAO指令，随后接收来自一个或多个请求者CPU核的对所寻址的高速缓存行的多个本地RAO指令；并且独立于归属代理对所接收的高速缓存行执行多个本地RAO指令。
高速缓存行寻址归属代理指令原子操作多插槽插槽高速缓存控制电路存储器高速缓存接收确认最新副本所有权取出归属

[发明专利]高性能互连相干协议-CN201380016955.X有效
发明人： R·G·布朗肯希普;B·法西姆;R·比尔斯;Y-C·刘;V·基塔;H·H·胡姆;J·维利 -专利权人：英特尔公司
申请日： 2013-03-15 - 公布日： 2018-01-30 - 主分类号： G06F13/00 文献下载
摘要：接收一请求，该请求引用第一代理且请求特定存储器行在独占状态中被高速缓存。监听请求被发送指向一个或多个其他代理。接收到引用第二代理的监听响应，监听响应包括将对应于特定存储器行的已修改高速缓存行写回至存储器。发送完成以定址至第一代理，其中完成包括基于写回的特定存储器行的数据。
性能互连相干协议

[发明专利]片上网格互连-CN201380077034.4在审
发明人： Y-C·刘;J·W·霍里翰;K·加纳帕蒂;U·Y·奥格拉斯;A·W·储;G·N·斯里尼瓦萨 -专利权人：英特尔公司
申请日： 2013-06-29 - 公布日： 2016-01-13 - 主分类号： G06F9/28 文献下载
摘要：在第一环形站处接收特定的消息，其中第一环形站连接到网格互连的第一环形，所述网格互连包括沿第一方向取向的多个环形以及沿大致正交于第一方向的第二方向取向的多个环形。将特定的消息注入到网格互连的第二环形上。第一环形沿第一方向取向，第二环形沿第二方向取向，并且特定的消息在第二环形上被转发至连接到第二环形的目的地组件的另一环形站。
网格互连

[发明专利]通过将处理器架构事件算为PMU的因素来优化功率使用-CN201110118736.5有效
发明人： Y-C·刘;P·K·奥尔;K·V·西斯特拉;G·N·斯瑞尼瓦萨 -专利权人：英特尔公司
申请日： 2007-12-28 - 公布日： 2011-09-28 - 主分类号： G06F1/32 文献下载
摘要：通过将处理器架构事件算为PMU的因素来优化功率使用。公开了一种监视架构事件的方法和装置。各架构事件经由推入总线机制被链接在一起，而其中每个架构事件都具有指定的时隙。每个核内都存在推入总线的至少一个分支。推入总线的每个分支都可以用所有的架构事件监视一个核。由推入总线从各事件收集的全部数据随后被发送给功率控制单元。
通过处理器架构事件 pmu 素来优化功率使用

[发明专利]解决高速缓存冲突-CN200810176135.8无效
发明人： J·吉尔伯特;Z-N·蔡;Y-C·刘;K·西斯特拉 -专利权人：英特尔公司
申请日： 2005-08-26 - 公布日： 2009-05-06 - 主分类号： G06F12/08 文献下载
摘要：防止和解决微处理器和/或计算机系统内的高速缓存冲突。更具体地，本发明的实施例涉及用于管理在其中可对特定的一个或一组高速缓存做出多个访问的处理器和/或计算机系统内的高速缓存冲突的技术。
解决高速缓存冲突

1
2
下一页»
尾页
共 16 条