[发明专利]存储器结构及其制备方法

摘要

本发明提供一种存储器结构及其制备方法，包括：半导体衬底，形成有浅沟槽隔离结构，半导体衬底内隔离出若干个间隔排布的有源区；若干个平行间隔排布的字线，位于半导体衬底内；若干个平行间隔排布的位线，位于半导体衬底上；位线包括叠层结构及位于叠层结构外侧的侧墙结构；若干个导电栓塞，位于位线之间；导电栓塞包括第一导电栓塞及第二导电栓塞；绝缘隔离结构，位于第一导电栓塞与第二导电栓塞之间；绝缘隔离结构及侧墙结构均为包括氧化硅层及氮化硅层复合层结构。本发明可以有效降低漏电流及寄生电容，从而在保证存储器结构性能的前提下增加作为存储单元节点的导电栓塞及位线的宽度，进而显著降低导电栓塞的接触电阻及存储器结构的性能。

主权项

1.一种存储器结构，其特征在于，所述存储器结构包括：半导体衬底，形成有浅沟槽隔离结构，所述浅沟槽隔离结构在所述半导体衬底内隔离出若干个间隔排布的有源区；若干个平行间隔排布的字线，位于所述半导体衬底内，所述字线的延伸方向与所述有源区的延伸方向相交在小于90度的角度；若干个平行间隔排布的位线，位于所述半导体衬底上，所述位线沿所述字线排布的方向呈波浪状延伸；所述位线包括叠层结构及位于所述叠层结构外侧的侧墙结构；若干个导电栓塞，位于所述位线之间，以电连接位于所述位线之间的所述有源区；其中，所述导电栓塞包括第一导电栓塞及第二导电栓塞，所述第一导电栓塞及所述第二导电栓塞位于相邻两所述位线之间，且所述第一导电栓塞与所述第二导电栓塞之间具有间距；及，绝缘隔离结构，位于所述第一导电栓塞与所述第二导电栓塞之间，以将所述第一导电栓塞与所述第二导电栓塞电隔离在所述浅沟槽隔离结构的两侧；其中，所述绝缘隔离结构及所述侧墙结构均为包括氧化硅层及氮化硅层的复合层结构，以降低所述存储器结构的漏电流及寄生电容。