[发明专利]将存储器单元分组为子区块用于编程速度的统一性有效
| 申请号： | 201810149237.4 | 申请日： | 2018-02-13 |
| 公开（公告）号： | CN108461106B | 公开（公告）日： | 2022-02-22 |
| 发明（设计）人： | 张正宜;董颖达;J.卡伊;J.阿尔斯梅尔 | 申请（专利权）人： | 桑迪士克科技有限责任公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C16/04;G11C16/34 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 邱军 |
| 地址： | 美国得*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 将三维堆叠的存储器器件配置为提供形成在存储器孔中的存储器串的不同集合的统一编程速度。在从字线层移除牺牲材料的过程中，当存储器孔与引入蚀刻剂的字线层的边缘相对更近时，相对更多地蚀刻掉存储器孔中的阻挡氧化物层。更薄的阻挡氧化物层与更快的编程速度相关联。为了补偿，一起编程字线层的边缘处的存储器串，与内部的存储器串的编程步骤分离。与边缘的存储器串相比，编程操作可以使用更高的初始编程电压来编程内部的存储器串。 | ||
| 搜索关键词： | 存储器 单元 分组 区块 用于 编程 速度 统一性 | ||
【主权项】：
1.一种存储器器件，包括：多个字线层，所述多个字线层通过电介质层彼此垂直地间隔开；存储器串的集合，所述存储器的集合延伸穿过所述多个字线层，所述存储器串的集合包括内部的子区块中的存储器串、分开的子区块的第一边缘部分中的存储器串和所述分开的子区块的第二边缘部分中的存储器串，其中所述内部的子区块在所述第一边缘部分与所述第二边缘部分之间；位线的第一集合，所述位线的第一集合连接到所述第一边缘部分的存储器串和所述内部的子区块的存储器串，但是不连接到所述第二边缘部分的存储器串；以及位线的第二集合，所述位线的第二集合连接到所述第二边缘部分的存储器串和所述内部的子区块的存储器串，但是不连接到所述第一边缘部分的存储器串。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于桑迪士克科技有限责任公司，未经桑迪士克科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810149237.4/，转载请声明来源钻瓜专利网。
