[发明专利]薄膜晶体管阵列基板及其制造方法在审
| 申请号： | 201810111246.4 | 申请日： | 2018-02-05 |
| 公开（公告）号： | CN108231674A | 公开（公告）日： | 2018-06-29 |
| 发明（设计）人： | 周星宇 | 申请（专利权）人： | 深圳市华星光电半导体显示技术有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/12 |
| 代理公司： | 广州三环专利商标代理有限公司 44202 | 代理人： | 郝传鑫;熊永强 |
| 地址： | 518132 广东省深*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种薄膜晶体管阵列基板的制造方法，包括：提供衬底基板；在衬底基板上沉积第一金属层，并图案化形成栅极、第一存储电极；沉积栅极绝缘层，所述栅极绝缘层覆盖栅极、第一存储电极；沉积金属氧化物半导体层，并图案化形成金属氧化物有源层；沉积第二绝缘层，并图案化形成蚀刻阻挡层；沉积第二金属层，并图案化形成源极、漏极、第二存储电极，所述第一存储电极、第二存储电极为存储电容的两个电极；沉积第三绝缘层，并图案化形成钝化层；沉积第三金属层，并图案化形成像素电极。本发明实施例还公开了一种薄膜晶体管阵列基板。采用本发明，具有减少制造薄膜晶体管阵列基板所需要的光罩的数目的优点。 | ||
| 搜索关键词： | 图案化 薄膜晶体管阵列基板 沉积 存储电极 绝缘层 衬底基板 金属氧化物有源层 沉积金属氧化物 沉积栅极绝缘层 制造 第二金属层 第一金属层 蚀刻阻挡层 栅极绝缘层 半导体层 存储电容 像素电极 电极 存储电 钝化层 金属层 光罩 漏极 源极 图案 覆盖 | ||
【主权项】：
1.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：提供衬底基板；在衬底基板上沉积第一金属层，并图案化形成栅极、第一存储电极；沉积栅极绝缘层，所述栅极绝缘层覆盖栅极、第一存储电极；沉积金属氧化物半导体层，并图案化形成金属氧化物有源层；沉积第二绝缘层，并图案化形成蚀刻阻挡层；沉积第二金属层，并图案化形成源极、漏极、第二存储电极，所述第一存储电极、第二存储电极为存储电容的两个电极；沉积第三绝缘层，并图案化形成钝化层；沉积第三金属层，并图案化形成像素电极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市华星光电半导体显示技术有限公司，未经深圳市华星光电半导体显示技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810111246.4/，转载请声明来源钻瓜专利网。
- 上一篇：显示面板及其制作方法、显示装置
- 下一篇：可挠式显示面板的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
