[发明专利]一种SRAM存储器有效
| 申请号： | 201810090265.3 | 申请日： | 2018-01-30 |
| 公开（公告）号： | CN108665923B | 公开（公告）日： | 2021-11-23 |
| 发明（设计）人： | 王子欧;张立军;朱灿焰;马亚奇;顾昌山;佘一奇;桑胜男;刘金陈 | 申请（专利权）人： | 苏州大学 |
| 主分类号： | G11C11/419 | 分类号： | G11C11/419 |
| 代理公司： | 苏州翔远专利代理事务所(普通合伙) 32251 | 代理人： | 陆金星 |
| 地址： | 215104 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种SRAM存储器，包括跟踪时钟发生器以及对称分布的两个SRAM阵列，每个SRAM阵列的上部均设有一跟踪行，外侧均设有一跟踪列，每个SRAM阵列的上方位于跟踪行的外侧设有一时序追踪单元dummy cell，每个SRAM阵列的下方设有一dummy SA读出放大器，跟踪时钟发生器的输出端INTERNAL‑CLK分别经两条穿过跟踪行的跟踪字线与两侧的时序追踪单元dummy cell连接，每个时序追踪单元dummy cell经一条穿过跟踪列的跟踪位线与dummy SA读出放大器连接，dummy SA读出放大器的输出端经一判决器连接到跟踪时钟发生器的输入端，还包括基于dummy SA读出放大器的PBTI保护电路。本发明不仅能降低存储器由于跟踪路径导致失效的概率，增加追踪操作的准确性，还能消除PBTI效应的影响，提高电路的可靠性。 | ||
| 搜索关键词： | 一种 sram 存储器 | ||
【主权项】：
1.一种SRAM存储器，其特征在于：其包括跟踪时钟发生器以及对称分布于跟踪时钟发生器的输出端INTERNAL‑CLK两侧的两个SRAM阵列，每个所述SRAM阵列包括成行和成列设置的SRAM位单元，每个所述SRAM阵列的上部均设有一跟踪行，每个所述SRAM阵列的外侧均设有一跟踪列，每个所述SRAM阵列的上方位于跟踪行的外侧设有一用于启动跟踪位线信号的时序追踪单元dummy cell，每个所述SRAM阵列的下方设有一dummy SA读出放大器，所述跟踪时钟发生器的输出端INTERNAL‑CLK分别经两条跟踪字线与两侧的时序追踪单元dummy cell连接，每条所述跟踪字线穿过一跟踪行，每个所述时序追踪单元dummy cell经一条跟踪位线与dummy SA读出放大器连接，每条所述跟踪位线穿过一跟踪列，所述dummy SA读出放大器的输出端连接到一判决器的输入端，所述判决器的输出端连接到跟踪时钟发生器的输入端，还包括基于dummy SA读出放大器的PBTI保护电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州大学，未经苏州大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810090265.3/，转载请声明来源钻瓜专利网。
