[发明专利]低压总线信号锁存器在审
| 申请号： | 201711362364.4 | 申请日： | 2017-12-18 |
| 公开（公告）号： | CN107888165A | 公开（公告）日： | 2018-04-06 |
| 发明（设计）人： | 林雨佳 | 申请（专利权）人： | 中国电子科技集团公司第四十七研究所 |
| 主分类号： | H03K3/0233 | 分类号： | H03K3/0233 |
| 代理公司： | 沈阳科苑专利商标代理有限公司21002 | 代理人： | 王倩 |
| 地址： | 110032 辽*** | 国省代码： | 辽宁;21 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及低压总线信号锁存器，低压总线信号锁存器由两个低阈值反相器构成，通过第二反相器产生一个较小的正向反馈电流回流到第一反相器的输入端，这样可以有效的增加电平过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈将这一输入电平进行锁存，即将最后的电平信号锁在一个稳定的状态，直到下一个总线信号的来到。当电路具有锁存功能，即使总线在无效状态时，总线节点的输入端也一直会维持在上一输入信号的状态。第一第二反相器采用低阈值电压的CMOS管构成，并且第二反相器中使用的肖特基势垒二极管实现了总线信号锁存电路在低压条件下的正常工作。 | ||
| 搜索关键词： | 低压 总线 信号 锁存器 | ||
【主权项】：
低压总线信号锁存器电路，其特征在于，包括晶体管P1、晶体管N1、晶体管P2、晶体管N2和二极管D1；所述晶体管P1的栅极与N1的栅极连接，并作为锁存器电路的数据输入端，P1的漏极与N1的漏极连接，并作为锁存器电路的数据输出端；P1的源极与电源连接，N1的源极接地；所述晶体管P2的栅极、N2的栅极与数据输出端连接，P2的源极与电源连接，N2的源极接地，P2的漏极通过二极管D1与N2的漏极、数据输入端连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第四十七研究所，未经中国电子科技集团公司第四十七研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711362364.4/，转载请声明来源钻瓜专利网。
- 上一篇：用于键盘乐器的冲程调整装置
- 下一篇：虚拟现实引导催眠语音处理方法及装置
- 同类专利
- 一种双施密特结构的波形变换电路-201910750115.5
- 曹杨;蔺旭辉;曹靓 - 中国电子科技集团公司第五十八研究所
- 2019-08-14 - 2019-10-25 - H03K3/0233
- 本发明公开一种双施密特结构的波形变换电路，属于数字电路技术领域。所述双施密特结构的波形变换电路包括依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组。输入信号通过低通滤波电路去除高频干扰信号，再通过电压比较器将非标准正弦波进行初步波形转换形成第一级方波，模拟开关电路控制其输出信号在高低电平之间来回切换，生成与输入信号同频率的方波信号，同频方波信号进入施密特触发器组，对幅值失真的不规则方波进行调整和修正，生成低噪声、快速翻转的标准方波信号。
- 一种锁存器及隔离电路-201810024553.9
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2019-07-16 - H03K3/0233
- 一种锁存器及隔离电路，锁存器包括第一级和k个第二级子结构；第一级子结构中，第一和第二负载第一端接第一端口，第一驱动电路分别接第一负载第二端和第二端口，第二驱动电路分别接第二负载第二端和第二端口；第i个第二级子结构中，第三负载第一端接第i‑1个第二级子结构第四负载第二端，第三负载第二端接第三驱动电路控制端、第i‑1个第二级子结构第三驱动电路第一端及第四驱动电路第一端，第四负载第一端接第i‑1个第二级子结构第三负载第二端，第四负载第二端接第四驱动电路控制端、第i‑1个第二级子结构第四驱动电路第一端及第三驱动电路第一端；1＜i≤k。采用上述方案可降低锁存器翻转幅度。
- 比较器-201811255885.4
- 张宁;邱雯婷 - 上海华力集成电路制造有限公司
- 2018-10-26 - 2019-03-29 - H03K3/0233
- 本发明提供一种比较器，包括前置放大器和动态锁存器，所述动态锁存器只在锁存时产生功耗，执行锁存时所述动态锁存器第一连接端电压等于电源电压本发明通过加入输出与输入隔离的电路来减少其回踢效应(kickback)能够优化比较器性能。本发明电路采用了电流比较形式，通过加入两对电流镜，将输出端输入端隔离。本发明比较器牺牲了放大器处的静态功耗，固定了电流，使得输入对管之间的失配误差得以控制，降低了电流偏差对于失配的影响。
- 再生差分检测器-201721694278.9
- 斯瓦米纳坦·桑卡兰;布拉德利·艾伦·克雷默;巴赫尔·S·哈龙 - 德州仪器公司
- 2017-12-07 - 2019-03-08 - H03K3/0233
- 本申请案涉及一种再生差分检测器。再生差分接收器(300)包含例如变压器(302)，所述变压器经布置以接收经调制差分信号(Vin+及Vin‑)。第一检测器(320)经布置以响应于所述经调制差分信号的第一线路的下降电压而提供用于指示第一功率电平的第一输出电流Outn。第二检测器经布置以响应于所述经调制差分信号的第一线路的上升电压而汲取用于指示第二功率电平的第二输出电流Outp。交叉耦合锁存器(330)经布置以响应于所述第一及第二功率电平而锁存状态。所述交叉耦合锁存器提供例如弱非线性再生，用于增加接收器增益及最大操作频率。
- 锁存器-201810947033.5
- 蒋建伟 - 上海华虹宏力半导体制造有限公司
- 2018-08-20 - 2019-01-04 - H03K3/0233
- 本发明公开了一种锁存器，由一个储存单元、4个传输门和一个穆勒C单元组成；存储单元由3组2P1N型反相器和3组1P2N型反相器组成，每组2P1N型反相器由两个PMOS晶体管和一个NMOS晶体管串联组成，每组1P2N型反相器由一个PMOS晶体管和两个NMOS晶体管串联组成，存储单元共有6个存储节点；穆勒C单元中的第十PMOS晶体管～第十三PMOS晶体管和第十NMOS晶体管～第十三NMOS晶体管依次串联，第十三PMOS晶体管的漏极与第十NMOS晶体管的漏极相连接，其连接的节点作为锁存器的输出端Q；四个传输门的输入端作为锁存器的数据输入端，第四传输门的输出端与Q端相连接。本发明能够抵抗两位节点翻转，拦截存储单元传输的软错误。
- 锁存器-201810947260.8
- 蒋建伟;肖军 - 上海华虹宏力半导体制造有限公司
- 2018-08-20 - 2018-12-28 - H03K3/0233
- 本发明公开了一种锁存器，由一个储存单元、5个传输门和一个四输入时钟控制的穆勒C单元组成，CLK为时钟信号，CLKB为CLK经过一级反相器FX1得到的时钟信号；所述存储单元由8组两输入反相器互相锁存而构成，每组反相器由一个PMOS晶体管和一个NMOS晶体管串联组成，其中，PMOS晶体管的源极与电源电压VDD相连接，NMOS晶体管的源极接地，PMOS晶体管的漏极与NMOS晶体管的漏极连接的节点，记为存储节点，所述存储单元共有8个存储节点S1～S8，分别位于每组反相器中。本发明能够抵抗两位节点翻转，拦截存储单元传输的软错误。
- 一种锁存电路-201820809348.9
- 易海平;余俊 - 深圳指芯智能科技有限公司
- 2018-05-28 - 2018-12-28 - H03K3/0233
- 本申请适用于锁存电路技术领域，提供了一种锁存电路，包括：选通控制模块、数据锁存模块、滤波模块；所述选通控制模块的输出端连接所述数据锁存模块的输入端；所述数据锁存模块的输出端连接所述滤波模块的待滤波数据输入端，且连接所述选通控制模块的输出端。通过选通控制模块接收输入数据，当选通控制模块为关断状态时，锁存电路为锁存模式，选通控制模块停止将输入数据锁存模块，数据锁存模块将已接收到的输入数据进行锁存，使得在锁存电路处于锁存模式时，输入数据能够被有效隔离；通过在数据锁存模块后接入滤波模块，对输入数据进行滤波处理，可以有效滤除输入数据中的高脉冲毛刺。
- 基于随机共振原理的置位复位锁存器及其设计方法-201810659148.4
- 张雷;闵富红 - 南京师范大学
- 2018-06-25 - 2018-12-11 - H03K3/0233
- 本发明公开了一种基于随机共振原理的置位复位锁存器及其设计方法，其中，置位复位锁存器包括置位信号编码器、复位信号编码器、第一加法器、高斯噪声发生器、第二加法器、正反馈施密特触发器和输出编码器，其中，置位信号输入端连接置位信号编码器的输入端，复位信号输入端连接复位信号编码器的输入端，置位信号编码器和复位信号编码器的输出端分别连接第一加法器的输入端，加法器的输出端和高斯噪声发生器的输出端分别连接第二加法器的输入端，第二加法器的输出端连接正反馈施密特触发器中运算放大器的反相输入端，正反馈施密特触发器的输出端连接输出编码器的输入端，输出编码器的输出端连接置位复位锁存器电路的输出端。本发明重构性强。
- 使用锁存器控制无线通信模块开关状态的电路-201820282393.3
- 保建勋;张君鸿;李卓阳;陈修波 - 北京智行鸿远汽车有限公司
- 2018-02-28 - 2018-09-07 - H03K3/0233
- 本实用新型公开了使用锁存器控制无线通信模块开关状态的电路，包括单路锁存器U1，单路锁存器U1的1引脚接电阻R1的第一端和MCU_LE，电阻R1的第二端接地，单路锁存器U1的2、3引脚分别接地和接MCU_DI,单路锁存器U1的5引脚接无线通信模块控制芯片的电源脚，单路锁存器U1的6引脚接地，单路锁存器U1的4引脚接电阻R2的第一端，电阻R2的第二端接三极管Q1的基极，三极管Q1的集电极接电阻R4的第一端和肖特基管U2的3引脚，电阻R4的第二端接肖特基管U2的4引脚，肖特基管U2的1引脚接2、6引脚，肖特基管U2的5、6引脚并联。本实用新型的有益效果：增加了锁存器控制，可以保证在MCU断电关闭的情况下使用/不使用无线通信模块，进一步降低了休眠时的功耗。
- 低压总线信号锁存器-201721766377.3
- 林雨佳 - 中国电子科技集团公司第四十七研究所
- 2017-12-18 - 2018-07-17 - H03K3/0233
- 本实用新型涉及低压总线信号锁存器，低压总线信号锁存器由两个低阈值反相器构成，通过第二反相器产生一个较小的正向反馈电流回流到第一反相器的输入端，这样可以有效的增加电平过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈将这一输入电平进行锁存，即将最后的电平信号锁在一个稳定的状态，直到下一个总线信号的来到。当电路具有锁存功能，即使总线在无效状态时，总线节点的输入端也一直会维持在上一输入信号的状态。第一第二反相器采用低阈值电压的CMOS管构成，并且第二反相器中使用的肖特基势垒二极管实现了总线信号锁存电路在低压条件下的正常工作。
- 一种锁存器及隔离电路-201820040682.2
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2018-07-13 - H03K3/0233
- 一种锁存器及隔离电路，锁存器包括第一级和k个第二级子结构；第一级子结构中，第一和第二负载第一端接第一端口，第一驱动电路分别接第一负载第二端和第二端口，第二驱动电路分别接第二负载第二端和第二端口；第i个第二级子结构中，第三负载第一端接第i‑1个第二级子结构第四负载第二端，第三负载第二端接第三驱动电路控制端、第i‑1个第二级子结构第三驱动电路第一端及第四驱动电路第一端，第四负载第一端接第i‑1个第二级子结构第三负载第二端，第四负载第二端接第四驱动电路控制端、第i‑1个第二级子结构第四驱动电路第一端及第三驱动电路第一端；1＜i≤k。采用上述方案可降低锁存器翻转幅度。
- 一种锁存器及隔离电路-201820040990.5
- 董志伟 - 荣湃半导体（上海）有限公司
- 2018-01-10 - 2018-07-13 - H03K3/0233
- 一种锁存器及隔离电路，所述锁存器包括：第一负载，其第一端耦接第一端口；第二负载，其第一端耦接所述第一端口；第一驱动电路，所述第一驱动电路的控制端耦接所述第一负载的第二端，所述第一驱动电路的第一端耦接所述第二负载的第二端，所述第一驱动电路的第二端耦接第二端口；第二驱动电路，所述第二驱动电路的控制端耦接所述第二负载的第二端，所述第二驱动电路的第一端耦接所述第一负载的第二端，所述第二驱动电路的第二端耦接所述第二端口。采用本实用新型技术方案可以有效地降低锁存器的翻转幅度。
- 低压总线信号锁存器-201711362364.4
- 林雨佳 - 中国电子科技集团公司第四十七研究所
- 2017-12-18 - 2018-04-06 - H03K3/0233
- 本发明涉及低压总线信号锁存器，低压总线信号锁存器由两个低阈值反相器构成，通过第二反相器产生一个较小的正向反馈电流回流到第一反相器的输入端，这样可以有效的增加电平过渡时期的输入电流，使电路快速进入到输入电平的正常状态，并通过反馈将这一输入电平进行锁存，即将最后的电平信号锁在一个稳定的状态，直到下一个总线信号的来到。当电路具有锁存功能，即使总线在无效状态时，总线节点的输入端也一直会维持在上一输入信号的状态。第一第二反相器采用低阈值电压的CMOS管构成，并且第二反相器中使用的肖特基势垒二极管实现了总线信号锁存电路在低压条件下的正常工作。
- 一种用于毫米波LO驱动的反相器-201710888376.4
- 张凡;徐兵 - 杭州暖芯迦电子科技有限公司
- 2017-09-27 - 2018-01-26 - H03K3/0233
- 本发明涉及一种用于毫米波LO驱动的反相器，包括与输入端和输出端连接的反相器放大器，所述反相器放大器通过第一电阻连接到第一反馈电路，其还通过第二电阻连接到第二反馈电路，所述第一反馈电路和第二反馈电路都连接输入的调节电流，所述调节电流通过第一反馈电路和第二反馈电路分别转换为调节电压Vbn和调节电压Vbp，所述调节电压Vbp和调节电压Vbn对反相器放大器的跨导进行调节，本发明中反相器放大器的跨导可以通过调节输入调节电流进行控制，输出的DC工作点则通过第一反馈支路和第二反馈电路稳定在电源电压的一半，由于通过调节电流对跨导进行微调而给予了整个反相器放大器另外的调整裕度，可以增加在低频范围的应用。
- 在包括多个充电端口的电子设备中的功率路径切换-201380053700.0
- J·安;E·B·泽塞尔;C·昆;J·A·哈格斯特伦 - 高通股份有限公司
- 2013-10-17 - 2015-06-17 - H03K3/0233
- 示例性实施例涉及电子设备的多个充电端口之间的功率路径切换。设备可包括多个充电端口中的一充电端口以供经由过压保护电路耦合至电源。该设备可进一步包括比较单元，其被配置成至少部分地基于该过压保护电路的耦合至该充电端口的输入处的电压与该过压保护电路的耦合至该电源的输出处的电压之间的比较，将该充电端口耦合至电源。
- 具有供电电压无关的输出频率的张弛振荡器-201210020263.X
- N.达达尔特;R.诺尼斯 - 英飞凌科技股份有限公司
- 2012-01-29 - 2012-08-01 - H03K3/0233
- 本发明公开了具有供电电压无关的输出频率的张弛振荡器。对应于具有供电电压无关的输出频率的张弛振荡器的技术和架构被描述。在一个特定实施例中，一种设备包括具有一个或多个电容器的张弛振荡器以及耦合到张弛振荡器的补偿电流电路。补偿电流电路被配置成响应于提供给补偿电流电路和张弛振荡器的供电电压的变化而调节提供给张弛振荡器的一个或多个电容器的电流。
- 差动脉宽调制电路-201020601742.7
- 吴苏杭 - 吴苏杭
- 2010-11-10 - 2011-06-01 - H03K3/0233
- 本实用新型公开了一种差动脉宽调制电路，第一比较器的同相输入端连接参比电压，第一比较器的反相输入端与第一差动电容的一端连接，第一差动电容的另一端接地，第一比较器的输出端与一个双稳态触发器的第一输入端连接，该双稳态触发器的第一输出端连接到第一比较器与第一差动电容的连接点；第二比较器的同相输入端连接参比电压，第二比较器的反相输入端与第二差动电容的一端连接，第二差动电容的另一端接地，第二比较器的输出端与所述双稳态触发器的第二输入端连接，该双稳态触发器的第二输出端连接到第二比较器与第二差动电容的连接点。本实用新型与电容进行配合而用于完成传感任务。
- 一种具有频率抖动特性的振荡器电路-200810033445.4
- 关彦青;屈艾文;何朝辉 - 华润矽威科技（上海）有限公司
- 2008-02-02 - 2009-08-05 - H03K3/0233
- 本发明提供了一种具有频率抖动特性的振荡器电路，包含了参考电流调制电路和振荡器主体电路。其中参考电流调制电路主要包含一固定电阻、一可变电阻网络、一补偿电容和四个NMOS晶体管组成的负反馈控制环路。振荡器主体电路主要包含两个传输门、两个电容、一比较器、一D触发器、两个电流镜、五个NMOS控制晶体管和两个反相器。通过周期性地调节控制环路中可变电阻网络的等效电阻阻值，参考电流被调制成周期性变化的电流，并被用作振荡器的充电电流，从而产生频率周期性变化的振荡脉冲。本发明实现结构简单，节省芯片面积。
- 专利分类
