[发明专利]一种具有高耦合率的闪存单元结构及制备方法在审
| 申请号： | 201711172100.2 | 申请日： | 2017-11-22 |
| 公开（公告）号： | CN107946370A | 公开（公告）日： | 2018-04-20 |
| 发明（设计）人： | 田志;钟林建 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L29/788 | 分类号： | H01L29/788;H01L21/336 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种具有高耦合率的闪存单元结构及制备方法，包括半导体衬底，所述半导体衬底具有两个浅沟槽隔离和有源区，所述有源区位于两个浅沟槽隔离之间的所述半导体衬底内；隧穿氧化层；浮栅；介质层；控制栅；所述浅沟槽隔离的顶部尺寸等于所述有源区的顶部尺寸；所述隧穿氧化层的尺寸等于所述有源区的顶部尺寸。其优点在于，通过增加浅槽隔离淀积前的氮化硅吃退量，使浅槽隔离顶部尺寸增加；在后续工艺过程中，浅槽隔离顶部会被消耗，消耗后的浅槽隔离顶部尺寸等于实际有源区顶部的尺寸，从而进行后续浮栅工艺时，使得浮栅底部的宽度等于有源区顶部尺寸，从而降低了浮栅对衬底的电容，进而增加了闪存单元的耦合率。 | ||
| 搜索关键词： | 一种 具有 耦合 闪存 单元 结构 制备 方法 | ||
【主权项】：
一种具有高耦合率的闪存单元结构，其特征在于，包括：半导体衬底，所述半导体衬底具有两个浅沟槽隔离和有源区，所述有源区位于两个浅沟槽隔离之间的所述半导体衬底内；隧穿氧化层，形成在具有所述有源区的所述半导体衬底上表面；浮栅，沉积在所述隧穿氧化层上表面以及所述浅沟槽隔离靠近有源区的上表面；介质层，沉积在所述浮栅的上表面和侧壁，以及沉积在所述浅沟槽隔离的上表面；控制栅，沉积在所述介质层的上表面及侧壁；所述浅沟槽隔离的顶部尺寸等于所述有源区的顶部尺寸；所述隧穿氧化层的尺寸等于所述有源区的顶部尺寸。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711172100.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
