[发明专利]一种3D NAND存储器件及其制造方法有效
申请号: | 201710772298.1 | 申请日: | 2017-08-31 |
公开(公告)号: | CN107579039B | 公开(公告)日: | 2019-01-18 |
发明(设计)人: | 陈子琪;吴关平 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/544;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 党丽;王宝筠 |
地址: | 430074 湖北省武汉市东湖*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种3D NAND存储器件制造方法,在形成氮化硅层和氧化硅层交替层叠的堆叠层之后,在每一个台阶上都形成开口,开口位于上一台阶侧壁的下方且贯通至台阶的氮化硅层中,在将氮化硅层替换为金属层之后,在金属层上开口相应的位置处也会存在凹槽。这样,在金属层的台阶上形成接触塞时,以凹槽作为刻蚀通孔时对准标记。由于该凹槽位于存储器件的阶梯区域,能够真实反映该区域的相对位置关系,同时,该凹槽位于阶梯侧面下方区域,形貌区别于阶梯侧壁的垂直面,增强入射光的反射作用,易于光学成像,可以利用该凹槽作为对准标记,从而实现接触塞的精确对位,提高器件的性能以及晶圆的良率。 | ||
搜索关键词: | 一种 dnand 存储 器件 及其 制造 方法 | ||
【主权项】:
1.一种3D NAND存储器件的制造方法,其特征在于,包括:提供衬底,所述衬底上形成有氮化硅层和氧化硅层交替层叠的堆叠层,所述堆叠层的侧壁为阶梯结构,每一氮化硅层及其上相邻的氧化硅层为一台阶;在每一台阶中形成开口,所述开口位于上一台阶侧壁的下方且沿着上一台阶侧壁延伸,开口贯通至台阶的氮化硅层中;将氮化硅层置换为金属层,金属层具有凹槽,凹槽位置对应于开口所在位置;在每一金属层的凹槽外的台阶面上形成接触塞,以所述凹槽作为接触塞刻蚀通孔时的对准标记。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710772298.1/,转载请声明来源钻瓜专利网。
- 上一篇:电容器结构及其制造方法
- 下一篇:一种掩膜版、阵列基板及其制作方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造