[发明专利]一种提高通用存储器芯片走线的静电释放能力的方法在审
| 申请号： | 201710229776.4 | 申请日： | 2017-04-10 |
| 公开（公告）号： | CN107172799A | 公开（公告）日： | 2017-09-15 |
| 发明（设计）人： | 张坤 | 申请（专利权）人： | 晶晨半导体（上海）有限公司 |
| 主分类号： | H05K1/02 | 分类号： | H05K1/02 |
| 代理公司： | 上海申新律师事务所31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦东新区张江*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及芯片走线的静电释放能力，尤其涉及通用存储器芯片的走线的静电释放能力方法。本发明的提高通用存储器芯片走线的静电释放能力的方法，应用于双层PCB板，于双层PCB板上设置通用存储器芯片的第一电路走线布局，第一电路走线布局由第一地址线，第一指令线，第一数据线和第一接地回路组成，第一地址线，第一指令线，第一数据线和第一接地回路之间的间距设置在4mil～8mil之间；第一接地回路设置于第一电路走线布局的外围，以隔离静电能量。本发明将通用存储器芯片的各走线的间距由传统的10mil缩小至4mil～8mil，减小了双层PCB板的面积，从而留出了足够的空间给接地回路做隔离，防止静电释放能量进入。 | ||
| 搜索关键词： | 一种 提高 通用 存储器 芯片 静电 释放 能力 方法 | ||
【主权项】：
一种提高通用存储器芯片走线的静电释放能力的方法，应用于双层PCB板，其特征在于，于所述双层PCB板上设置所述通用存储器芯片的第一电路走线布局，所述第一电路走线布局由第一地址线，第一指令线，第一数据线和第一接地回路组成，所述第一地址线，第一指令线，第一数据线和第一接地回路之间的间距设置在4mil～8mil之间；所述第一接地回路设置于所述第一电路走线布局的外围，以隔离静电能量。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于晶晨半导体（上海）有限公司，未经晶晨半导体（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710229776.4/，转载请声明来源钻瓜专利网。
