[发明专利]一种提高芯片同测数的方法有效
| 申请号： | 201710141184.7 | 申请日： | 2017-03-10 |
| 公开（公告）号： | CN106971756B | 公开（公告）日： | 2021-06-01 |
| 发明（设计）人： | 武建宏 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | G11C29/12 | 分类号： | G11C29/12;G11C29/18;G11C29/36 |
| 代理公司： | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人： | 吴世华;陈慧弘 |
| 地址： | 201210 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高芯片同测数的方法，其中，包括以下步骤：(1)在芯片之间的划片槽空隙处，放置BIST电路；(2)将BIST电路通过数据总线与周边芯片连接；(3)自动测试设备向BIST电路发送控制信号，选中连接的多个被测芯片，进行多芯片测试；(4)BIST电路将测试结果和数据寄存器状态反馈给自动测试设备，自动测试设备根据测试结果和数据寄存器确定每一个测试芯片的PASS/FAIL情况以及芯片内部的失效模式与位置，以此实现多芯片同测；(5)测试完毕后，在硅片切割挑片时，将BIST电路从划片槽中去除。本发明提供的提供一种提高芯片同测数的方法，可以实现多芯片同测，不增加额外的芯片面积。 | ||
| 搜索关键词： | 一种 提高 芯片 方法 | ||
【主权项】：
一种提高芯片同测数的方法，其特征在于，包括以下步骤：(1)在芯片之间的划片槽空隙处，放置BIST电路，所述BIST电路左右两端各有一个电路PAD，用于放置BIST电路与自动测试设备的交互接口，所述BIST电路和自动测试设备之间通过所述交互接口发送指令接收数据；(2)将BIST电路通过数据总线与周边芯片连接；每一个被测芯片在BIST电路中对应一个独立的控制单元，控制单元包括行地址寄存器、列地址寄存器和数据寄存器，所述控制单元中列地址寄存器与被测芯片中的列地址连接，行地址寄存器与被测芯片中的行地址连接，数据寄存器与芯片数据连接；(3)自动测试设备通过上述交互接口向BIST电路发送控制信号，选中连接的多个被测芯片，通过上述控制单元进行多芯片同时测试；(4)BIST电路将测试结果和数据寄存器状态通过上述交互接口反馈给自动测试设备，自动测试设备根据测试结果和数据寄存器确定每一个测试芯片的PASS/FAIL情况以及芯片内部的失效模式与位置，以此实现多芯片同测；(5)测试完毕后，在硅片切割挑片时，将BIST电路从划片槽中去除。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710141184.7/，转载请声明来源钻瓜专利网。
