[发明专利]半导体存储装置有效
申请号: | 201710102334.3 | 申请日: | 2017-02-24 |
公开(公告)号: | CN107424648B | 公开(公告)日: | 2021-01-01 |
发明(设计)人: | 加藤光司 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | G11C16/08 | 分类号: | G11C16/08 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勋 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的实施方式提供一种能够防止非选择区块与选择区块被并行地选择的半导体存储装置。一实施方式的半导体存储装置具备:区块解码器,对第1配线输出第1信号,对第2配线输出第2信号;开关,一端被供给第1电压,另一端连接在所述第1配线,且栅极连接在所述第2配线;第1晶体管及第2晶体管,在所述第1配线中的所述区块解码器与所述开关的另一端之间的连接位置,将栅极连接在所述第1配线;第3晶体管及第4晶体管,将具有相互反转的逻辑电平的信号输入至各自的栅极;以及驱动器,经由所述第3晶体管与所述第1晶体管的一端连接,经由所述第4晶体管与所述第2晶体管的一端连接。 | ||
搜索关键词: | 半导体 存储 装置 | ||
【主权项】:
一种半导体存储装置,其特征在于具备:行解码器,对第1配线输出第1信号,对第2配线输出第2信号;开关,一端被供给第1电压,另一端连接在所述第1配线,且栅极连接在所述第2配线;第1晶体管及第2晶体管,在所述第1配线中的所述行解码器与所述开关的另一端之间的连接位置,将栅极连接在所述第1配线;第3晶体管及第4晶体管,将具有相互反转的逻辑电平的信号输入至各自的栅极;以及驱动器,经由所述第3晶体管与所述第1晶体管的一端连接,经由所述第4晶体管与所述第2晶体管的一端连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710102334.3/,转载请声明来源钻瓜专利网。