[发明专利]用于执行相位误差校正的系统和方法有效
| 申请号： | 201611123256.7 | 申请日： | 2016-12-08 |
| 公开（公告）号： | CN107872223B | 公开（公告）日： | 2023-06-30 |
| 发明（设计）人： | 刘钊;颜文;熊振华;袁亮;韩洪征;吕远 | 申请（专利权）人： | 马维尔亚洲私人有限公司 |
| 主分类号： | H03L7/183 | 分类号： | H03L7/183 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 酆迅 |
| 地址： | 新加坡*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了用于执行相位误差校正的系统和方法。接收参考时钟信号和目标时钟信号。基于参考时钟信号的第一边沿和目标时钟信号的对应第一边沿之间的第一时间量来生成第一值。基于使用第一值计算出的给定量来第一次调节目标时钟信号的相位。在目标时钟信号的相位被调节之后，基于参考时钟信号的第二边沿和目标时钟信号的对应第二边沿之间的第二时间量来生成第二值。基于给定量、第一值和第二值来第二次调节目标时钟信号的相位。 | ||
| 搜索关键词： | 用于 执行 相位 误差 校正 系统 方法 | ||
【主权项】：
一种用于执行相位误差校正的方法，所述方法包括：接收参考时钟信号和目标时钟信号；基于所述参考时钟信号的第一边沿和所述目标时钟信号的对应第一边沿之间的第一时间量来生成第一值；基于使用所述第一值计算出的给定量来第一次调节所述目标时钟信号的相位；在所述目标时钟信号的所述相位被调节之后，基于所述参考时钟信号的第二边沿和所述目标时钟信号的对应第二边沿之间的第二时间量来生成第二值；以及基于所述给定量、所述第一值和所述第二值来第二次调节所述目标时钟信号的所述相位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于马维尔亚洲私人有限公司，未经马维尔亚洲私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611123256.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于低功率信号发生器的设备和相关联的方法-201710431351.1
- A·A·拉菲;M·H·葛劳哥伦 - 硅实验室公司
- 2017-06-09 - 2023-08-15 - H03L7/183
- 本发明涉及用于低功率信号发生器的设备和相关联的方法。一种设备包括信号发生器。信号发生器包括经耦合以提供具有频率的输出信号的压控振荡器(VCO)。信号发生器进一步包括经耦合以接收VCO的输出信号并提供输出信号的不对称分频器。不对称分频器的输出信号的频率比VCO的输出信号的频率低。不对称分频器向VCO呈现平衡负载。
- 用于执行相位误差校正的系统和方法-201611123256.7
- 刘钊;颜文;熊振华;袁亮;韩洪征;吕远 - 马维尔亚洲私人有限公司
- 2016-12-08 - 2023-06-30 - H03L7/183
- 提供了用于执行相位误差校正的系统和方法。接收参考时钟信号和目标时钟信号。基于参考时钟信号的第一边沿和目标时钟信号的对应第一边沿之间的第一时间量来生成第一值。基于使用第一值计算出的给定量来第一次调节目标时钟信号的相位。在目标时钟信号的相位被调节之后，基于参考时钟信号的第二边沿和目标时钟信号的对应第二边沿之间的第二时间量来生成第二值。基于给定量、第一值和第二值来第二次调节目标时钟信号的相位。
- 一种时钟信号平滑装置、方法及锁相环系统-202211104855.X
- 贺彦军 - 北京晟芯网络科技有限公司
- 2022-09-09 - 2023-06-23 - H03L7/183
- 本发明实施例公开了一种时钟信号平滑装置、方法及锁相环系统，时钟信号平滑装置包括：加减计数器被设置为根据输入时钟执行加法运算，及根据减计数和时钟生成模块生成的减操作信号执行减法运算，输出当前计数值；减法器被设置为计算当前计数值与设定的基准计数值的差值；减计数和时钟生成模块被设置为生成减操作信号和平滑后的输入时钟，根据差值调整减操作信号生成的时间间隔及平滑后的输入时钟的频率偏差，使平滑后的输入时钟与输入时钟的频率特性一致。本发明实施例公开的时钟信号平滑装置、方法及锁相环系统，可对不规则时钟重新生成，无需改动现有数字加模拟的锁相环的固有结构，也不使用先入先出缓存。
- 一种基于FPGA的间隔均分设计方法和装置-201911421769.X
- 王贤坤 - 苏州浪潮智能科技有限公司
- 2019-12-31 - 2023-01-06 - H03L7/183
- 本发明提供一种基于FPGA的间隔均分设计方法，包括以下步骤：将FPGA板卡的晶振时钟秒脉冲信号的振动周期数与均分的采样脉冲个数相除，并获得其余数；将所述余数除以所述均分的采样脉冲个数以作为每个采样间隔内的误差；将计数器从所述秒脉冲处开始计数，并响应于在所述秒脉冲间隔内累计的所述采样间隔内的误差每大于或等于一个所述振动周期，使所述计数器停止计数一次。本发明充分利用了间隔均分计算的特点，精度更高，并且易于实现。
- 电路装置、振荡器、电子设备以及移动体-201710223991.3
- 中岛克仁 - 精工爱普生株式会社
- 2017-04-07 - 2022-09-09 - H03L7/183
- 电路装置、振荡器、电子设备以及移动体。电路装置包含：相位比较部，其进行基准信号与基于振荡信号的输入信号之间的相位比较；处理部，其对基于相位比较的结果的频率控制数据进行信号处理；以及振荡信号生成电路，其生成根据信号处理后的频率控制数据设定的振荡频率的振荡信号。并且，相位比较部包含利用输入信号进行计数动作的计数器，并将基准信号的n个周期(n是2以上的整数)中的计数器的计数值和计数值的期望值进行整数比较，由此进行相位比较。
- 一种具有相位自同步能力的时频信号产生方法-202210142214.7
- 戎强;蔚保国;尹继凯;刘铁强;王正勇;戴群雄;韩华;王铮;贾杰峰;霍海强 - 中国电子科技集团公司第五十四研究所
- 2022-02-16 - 2022-05-20 - H03L7/183
- 本发明提供了一种具有相位自同步能力的时频信号产生方法，属于时间频率信号产生技术领域；利用对时频信号的相位测量和时延控制相结合的方法，对输出的1pps信号、10MHz信号、10.23MHz信号进行精细相位控制，实现这三种输出信号在整秒时刻的相位自动同步。本发明用于为北斗卫星导航系统的地面运控分系统、测量与通信分系统、导航信号地面接收分系统等核心系统提供具有良好开机特性和长期运行特性的时频信号保障。
- 一种相位抖动补偿方法、模块和数字锁相环-202010601752.9
- 庞瑞;刘法恩;曹雯 - 深圳市中兴微电子技术有限公司
- 2020-06-28 - 2021-12-28 - H03L7/183
- 本申请公开了一种相位抖动补偿方法、模块和数字锁相环。所述相位抖动补偿方法，包括：获取所述数字锁相环在当前周期内的相位误差信号，以及相邻前一周期的相位误差信号，并根据所述当前周期内的相位误差信号和所述相邻前一周期的相位误差信号，确定占空比失配信息，所述相位误差信号包括输入参考信号相位与反馈信号相位之间的差值形成的数字信号；根据所述占空比失配信息，生成当前相位补偿信息；采用所述当前相位补偿信息对所述当前周期内的相位误差信号进行修正，并将修正后的相位误差信号发送至所述数字锁相环中，以根据所述修正后的相位误差信号重新进行相位跟踪。本申请实施例的技术方案能够实现提高校准精度，减少校准所需电路的面积。
- 具有高分辨率的时间数字转换器-201610264601.2
- 李镇宜 - 华邦电子股份有限公司
- 2016-04-26 - 2021-01-12 - H03L7/183
- 本发明提供一种具有高分辨率的时间数字转换器，其包括计数器、参考值产生器以及比较器。计数器依据频率信号对输入信号进行取样以计算输入信号的脉宽。参考值产生器依据频率信号对标尺信号进行取样以产生参考值。其中，频率信号的频率大于标尺信号的频率，且标尺信号的频率大于输入信号的频率。比较器耦接至计数器以及参考值产生器，比较输入信号的脉宽以及参考值以产生计数结果。本发明可改善因环境干扰而导致计数结果不够精确的问题，进而实现高分辨率，并兼具低功耗的优点。
- 一种锁相环失锁的检测系统及检测方法-201610120447.1
- 顾春杰;陈永铭;王仁巧;杨硕 - 中兴通讯股份有限公司
- 2016-03-03 - 2020-02-28 - H03L7/183
- 一种锁相环失锁的检测系统，所述锁相环的输入时钟频率小于锁相环的输出时钟频率；所述系统包括：分频器、触发器和计数器；所述分频器以所述锁相环的输出时钟作为时钟信号，输出端连接所述触发器的数据端；所述触发器以所述锁相环的输入时钟作为采样时钟，输出端分别连接所述分频器的清零端和所述计数器的清零端；所述计数器以所述锁相环的输入时钟作为计数时钟，输出端输出表示锁定或失锁的指示信号。上述方案实现了可调的锁相环失锁检测，不仅可以规避基准源信号受到干扰或者锁相环芯片内部锁定标准过于严格导致的不必要的失锁告警，同时还可以规避传统计数检测太松导致的误锁定指示。
- 控制数字锁相环（DPLL）中的功率消耗的系统和方法-201610584614.8
- 孙博;加里·约翰·巴兰坦;居坎瓦尔·辛格·萨霍塔 - 高通股份有限公司
- 2009-04-29 - 2019-08-13 - H03L7/183
- 本发明涉及控制数字锁相环(DPLL)中的功率消耗的系统和方法。一种设备包含可编程频率装置，所述可编程频率装置适于产生选自一组相异频率时钟的参考时钟，其中所述可编程频率装置进一步适于在所述相异频率时钟之间切换时维持所述参考时钟的触发沿的相同时间关系。所述设备进一步包含例如数字锁相环(DPLL)的锁相环(PLL)，所述锁相环(PLL)使用所述选定参考时钟以建立输入信号与输出信号之间的预定相位关系。通过在相异频率时钟之间切换时维持所述参考时钟的大体上相同的时间关系，在改变所述参考时钟的同时未显著地干扰所述锁相环(PLL)的连续且有效的操作。此可用以控制所述设备的功率消耗。
- 一种实时检测差分时钟频率正确性的方法-201810712694.X
- 胡石 - 合肥微商圈信息科技有限公司
- 2018-06-29 - 2018-12-14 - H03L7/183
- 本发明属于计算机硬件技术，涉及一种实时检测差分时钟频率正确性的方法，本发明提出一种实时检测差分时钟频率正确性的方法，本发明通过分析现有时钟检测方法无法实时检测差分时钟的问题，设计差分时钟实时检测电路，该检测电路由时钟检测电路和检测结果输出电路组成，通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致，将结果通过软硬件方式进行告警输出。本发明可以实时检测差分时钟频率，在差分时钟频率异常时进行告警；本发明解决了差分时钟实时检测的问题，不需要差分示波器，无需测量硬件管脚，不增加外部电路，检测效率高，可以实时检测差分时钟频率并对时钟异常进行告警。
- 一种双模锁相环失锁检测装置及其检测方法-201711233381.8
- 陈志坚;李斌;陈鸿;吴朝晖 - 华南理工大学
- 2017-11-30 - 2018-05-08 - H03L7/183
- 本发明公开了一种双模锁相环失锁检测装置，其中，包括分频时钟信号源、锁相环电路、数字检测模块、模拟检测模块和模式选择模块，所述的分频时钟信号源通过锁相环电路与模拟检测模块连接，所述数字检测模块的信号输入端分别连接一参考时钟信号源和分频时钟信号源，所述的模拟检测模块和数字检测模块均与模式选择模块连接。本发明的一种双模锁相环失锁检测装置能够实现锁相环在模拟和数字方法下的失锁检测，具有检测准确性高的特点。本发明还公开了该检测装置的检测方法。
- 一种自适应带宽全集成小数分频锁相环-201621054605.X
- 赵新强;万佳;谢军伟;谢李萍;万彬 - 成都旋极星源信息技术有限公司
- 2016-09-14 - 2017-05-31 - H03L7/183
- 本实用新型公开了一种自适应带宽全集成小数分频锁相环，包括鉴频鉴相器，与鉴频鉴相器连接的第一电荷泵和第二电荷泵，与第一电荷泵和第二电荷泵均连接的环路滤波器，与环路滤波器连接的LC压控振荡器，与LC压控振荡器连接的前置分频器，与前置分频器和鉴频鉴相器均连接构成闭环的可编程分频器，与可编程分频器连接的∑‑Δ调制器，以及与LC压控振荡器连接的自动频率校准电路。本实用新型设置无源的环路滤波器，实现了相同的电容等效放大功能，改善了锁相环带内相位噪声性能，同时采用具有压控增益调节功能的LC压控振荡器，有效减小了压控增益随振荡频率的变化范围，有利于锁相环环路带宽保持相对稳定，非常适用于宽带全集成小数分频锁相环。
- 用于时钟信号生成的系统及方法-201180070248.X
- 胡贝特·博德 - 飞思卡尔半导体公司
- 2011-04-20 - 2016-11-16 - H03L7/183
- 时钟信号生成系统(10)包括被布置成提供具有可选择的第一时钟速率的第一时钟信号的时钟信号生成电路(12);被连接用于接收所述第一时钟信号并且被布置成根据分配因子生成从所述第一时钟信号生成具有恒定的时钟速率并且与所述第一时钟信号同步第二时钟信号的分配器电路(14);以及当不同的第一时钟速率被选择的时候被连接到所述分配器电路并且被布置成改变所述分配因子以保持所述第二时钟速率恒定并且所述第二时钟信号与所述第一时钟信号同步控制器模块(16)。
- 三分正交分频器-201410195693.4
- 乔东江;弗雷德里克·博苏 - 高通股份有限公司
- 2009-08-18 - 2014-07-23 - H03L7/183
- 本申请涉及三分正交分频器。一种本机振荡器包括耦合到VCO的输出的可编程分频器。可将所述分频器设定为三分频。不管除数如何，所述分频器输出相位彼此相差九十度的正交信号(I，Q)。为进行三分，所述分频器包括三分频器。所述三分频器包括三分电路、延迟电路和反馈电路。所述三分电路对来自所述VCO的信号进行分频，并从其产生相位彼此相差一百二十度的三个信号C、A′和B。所述延迟电路将信号A′延迟以产生所述信号A′的延迟版本A。所述反馈电路控制所述延迟电路，使得所述延迟版本A(I)相对于所述信号C(Q)为九十度异相。
- 一种分数分频锁相环-201220644987.7
- 不公告发明人 - 成都锐成芯微科技有限责任公司
- 2012-11-29 - 2013-09-18 - H03L7/183
- 本实用新型涉及一种分数分频锁相环。在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。那么采用一个外部晶振，内部采用分数倍频实现多个时钟是很有必要的。这里采用分数分频锁相环技术，实现了任意频率发生器。
- 半导体集成电路-201280004099.1
- 满仲健 - 夏普株式会社
- 2012-01-12 - 2013-08-21 - H03L7/183
- 在包含了能工作振荡出多种频率的本机振荡器（109）、振荡出规定的基准频率的基准信号振荡器（107）、和将上述本机振荡器的输出信号分频成上述基准频率的n倍的可变分频器（110）的半导体集成电路中，具备根据所被提供的直流电位来控制上述可变分频器的分频比的第1分频比设定部（103、104、118）、和根据是否有脉冲信号的提供来控制上述可变分频器的分频比的第2分频比设定部（104、105、118）；通过上述第1分频比设定部或上述第2分频比设定部对上述可变分频器实施的分频比控制，上述本机振荡器的本振频率被设定成期望的频率；上述直流电位介由电流镜电路（119）而提供到上述第1分频比设定部。
- 分数-N频率合成器中用于消除环路增益改变时的相位跃变的消除系统-201280003180.8
- 赛得里克·莫兰德;戴维·坎纳德 - 旭化成微电子株式会社
- 2012-06-01 - 2013-06-12 - H03L7/183
- 一种具有消除系统的分数-N频率合成器，所述消除系统用于消除环路增益改变所导致的相位不连续，该分数-N频率合成器可以包括：相位检测器；电流能够改变的电荷泵，用于提供调谐信号的环路过滤器；压控振荡器(VCO)，其由调谐信号控制以提供VCO输出信号的；分频器，用于提供分频后的VCO信号；调制器，用于生成调制信号以实现分数-N功能，其中，相位检测器具有：第一输入，用于接收以基准频率振荡的基准信号；第二输入，用于接收分频后的信号；以及相位检测器和电荷泵，用于比较第一输入的相位和第二输入的相位，并且产生电荷泵电流的接通和关断，特点是，在调制器内实现消除系统，所述调制器具有由电流能够改变的电荷泵的电流值所限定的额外输入。
- 一种分数分频锁相环-201210499557.5
- 不公告发明人 - 成都锐成芯微科技有限责任公司
- 2012-11-29 - 2013-04-17 - H03L7/183
- 本发明涉及一种分数分频锁相环来实现任意频率发生器。在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。那么采用一个外部晶振，内部采用分数倍频实现多个时钟是很有必要的。这里采用分数分频锁相环技术，实现了任意频率发生器。
- 时钟合成系统、电路和方法-201180008809.3
- 肯德尔·卡斯特-佩里 - 赛普拉斯半导体公司
- 2011-02-22 - 2012-10-24 - H03L7/183
- 一种时钟合成系统可以包括前馈分频器电路、调制器、倍频器电路及定时电路，所述前馈分频器电路被配置成响应于选择信号将源时钟信号按多个整数中的一个分频以生成与同步脉冲同步的基准时钟；调制器响应于至少一个差值来调制选择信号；倍频器电路倍频基准时钟以生成输出时钟；定时电路响应于源时钟和同步脉冲来生成差值。
- 一种具有宽锁定范围的次谐波注入锁定压控振荡器-201110208807.0
- 李巍;廉琛;张楷晨;李宁;任俊彦 - 复旦大学
- 2011-07-25 - 2012-01-25 - H03L7/183
- 本发明属于射频无线接收机集成电路技术领域，具体涉及一种具有宽锁定范围的次谐波注入锁定压控振荡器。该压控振荡器包括：片上电感电容谐振器、由2个NMOS管交叉耦合连接而成的负阻产生器、用来对振荡频率进行粗调谐的数字控制电容阵列、用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列、注入对管、脉冲产生电路。通过将两级脉冲产生电路进行级联，最终在一个参考时钟周期内得到四个脉宽等于的输出信号半个周期的窄脉冲，称这种方法为四沿注入。相对于传统的双沿注入方式，本发明可以有效的增加注入信号目标谐波的幅度，增大压控振荡器的锁定范围，可应用于无线接收机频率综合器中。
- 包括用于控制频率源的频率生成电路的集成电路-201080004924.9
- 迪迪埃·萨莱;奥利维尔·多阿雷;斯特凡·迪加莱 - 飞思卡尔半导体公司
- 2010-02-10 - 2011-12-14 - H03L7/183
- 集成电路(805)包括用于控制在汽车雷达系统中使用的频率源(810)的频率生成电路(800)。频率生成电路(800)包括：低路径调制电路，其被布置成生成用于提供频率源(810)的较低频率调制的第一、低路径控制信号(817)，所述低路径调制电路包括锁相环路(PLL)(815)，其被布置成生成用于控制位于PLL(815)的反馈环路内的N-小数分频器(820)和频率源(810)的低路径控制信号(817)以及频率模式控制模块(825)，其可操作地耦合到N-小数分频器(820)并被布置成借助于至少第一、较低频率模式控制信号(835)来控制N-小数分频器(820)。频率生成电路(800)还包括被布置成生成用于提供频率源(810)的较高频率调制的第二、高路径控制信号(847)的高路径调制电路。
- 合成器和使用它的接收装置及电子设备-200980132788.9
- 槻尾泰信;南波昭彦 - 松下电器产业株式会社
- 2009-08-26 - 2011-07-20 - H03L7/183
- 本发明的合成器(1)包括：根据基准振荡信号输出振荡信号的合成器单元(2)、检测温度的温度检测单元(3)、根据温度检测单元的温度检测结果检测基准振荡信号的频率的时间变动的时间变动检测单元(4)、根据时间变动检测单元的检测结果进行从合成器单元输出的振荡信号的频率调整的控制单元(5)。通过这样的结构，进行温度系数大的振子的频率补偿控制。
- 合成器、合成器模块、以及具有该合成器的接收装置、电子设备-200880116277.3
- 南波昭彦;藤井健史;槻尾泰信 - 松下电器产业株式会社
- 2008-11-11 - 2010-10-13 - H03L7/183
- 本发明提供一种合成器，具有：振荡器(5)，其基于比较器(4)的输出信号输出振荡信号；分频器(6)，其基于来自控制部(7)的控制对振荡器(5)的输出信号进行分频；以及温度传感器(8)，其检测预先设定的频率与基于基准振荡信号的频率之间的误差，比较器(4)对来自分频器(6)的输出信号与来自MEMS振荡器(2)的输出信号进行比较并将表示结果的信号输出至振荡器(5)，控制部(7)基于温度传感器(8)的输出信号改变分频器(6)的分频比，以将分频比保持为过去的值的状态改变分频比，从而能够抑制合成器的相位噪声的劣化。
- ∑-Δ调制电路、方法及相应的锁相环路-200810202030.5
- 郑佳鹏;王军成;李伟;林庆龙;王阳元 - 中芯国际集成电路制造(上海)有限公司
- 2008-10-31 - 2010-06-09 - H03L7/183
- 本发明揭露了一种∑-Δ调制电路、方法及相应的锁相环路，利用量化噪声的反馈实现∑-Δ调制，从而于选择量化输出时，可以灵活的选择输出位数该∑-Δ调制电路包括：第一加法器，接收分数输入信号与反馈信号，产生和信号加以输出；量化器，接收第一加法器所产生的和信号的单位延时信号，将其量化后产生整数输出信号；减法器，接收第一加法器所产生的和信号的单位延时信号以及量化器所产生的整数输出信号，并将整数输出信号与和信号的单位延时信号做差后产生量化噪声加以输出；多条量化噪声延时电路，分别对量化噪声进行延时后输出；第二加法器，接收多条量化噪声延时电路的输出，做和后产生反馈信号，并提供给第一加法器。
- 频率合成器、无线通信系统、以及半导体装置-200780007993.3
- 吉田征一郎;林锭二 - 松下电器产业株式会社
- 2007-03-06 - 2009-03-25 - H03L7/183
- 本发明提供一种频率合成器、无线通信系统、以及半导体装置。在无线通信系统中的发送频率调制中，可以抑制电路面积增大，并且可以对应于具有多位的发送数据的多值频率调制。在进行无线通信中的发送频率的调制时，由内置在发送调制器中的逻辑电路计算出基于数字滤波器的响应数据。由此，由逻辑电路计算出分频数数据的变化量，所以无需存储响应数据的ROM，在基准信号的频率的变更、对应具有多位的发送数据的多值频率调制时，也可以抑制电路面积增大。另外，通过将发送频率的调制的过程使用与时钟同步的定时分割成多个步骤来进行，可以实现发送信号频谱的窄带化。
- PLL电路及高频接收装置-200510082381.3
- 米生祐己 - 夏普株式会社
- 2005-06-15 - 2006-01-04 - H03L7/183
- PLL电路具有将利用分频器的VCO的输出再进行分频的计数器、以及存储多种模式的计数器设定周期的存储器。存储器利用通过串行总线(SB)从PLL电路的外部输入的选择信号读出所指定的设定周期。从存储器读出的数据量多的设定周期由于通过并行总线(PB)输出计数器，因此对计数器的周期设定几乎不花费时。另外，即使计数器的位数增加，设定时间也不延长。而且，在接收频道规定的区域中，即使使用与以往相同的串行总线接口，也能够传送选择存储器中存储的设定周期用的数据量少的选择信号，缩短计数器的周期设定时间。
- 专利分类
