[发明专利]一种实时检测差分时钟频率正确性的方法在审
| 申请号： | 201810712694.X | 申请日： | 2018-06-29 |
| 公开（公告）号： | CN109004932A | 公开（公告）日： | 2018-12-14 |
| 发明（设计）人： | 胡石 | 申请（专利权）人： | 合肥微商圈信息科技有限公司 |
| 主分类号： | H03L7/183 | 分类号： | H03L7/183 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 230001 安徽省合肥市经济技术开发区习友路*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于计算机硬件技术，涉及一种实时检测差分时钟频率正确性的方法，本发明提出一种实时检测差分时钟频率正确性的方法，本发明通过分析现有时钟检测方法无法实时检测差分时钟的问题，设计差分时钟实时检测电路，该检测电路由时钟检测电路和检测结果输出电路组成，通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致，将结果通过软硬件方式进行告警输出。本发明可以实时检测差分时钟频率，在差分时钟频率异常时进行告警；本发明解决了差分时钟实时检测的问题，不需要差分示波器，无需测量硬件管脚，不增加外部电路，检测效率高，可以实时检测差分时钟频率并对时钟异常进行告警。 | ||
| 搜索关键词： | 差分时钟 实时检测 告警 计算机硬件技术 时钟检测电路 实时检测电路 计数器 测量硬件 工作时钟 检测电路 检测结果 时钟检测 输出电路 外部电路 软硬件 示波器 管脚 计时 输出 检测 分析 | ||
【主权项】：
1.一种实时检测差分时钟频率正确性的方法，其特征在于，包括以下步骤：1)时钟检测1.1)确定计时时长：工作时钟经过M个时钟周期、差分时钟经过N个 时钟周期后使用了相同的时长T，时长T即为计时时长；M和N均为整数；1.2)确定计数误差ΔN1＝N×(ΔREF+Δ)/(106+ΔREF)ΔN2＝N×(ΔREF+Δ)/(106‑ΔREF)其中，N为差分时钟的计数值，Δ为差分时钟最大时钟精度，ΔREF为工作 时钟精度；根据该计数误差得到差分时钟在计时时长T的时间后的计数范围【(N‑Δ N1)(N+ΔN1)】；1.3)差分时长计算单元接收差分时钟，设置差分时钟计数器；复位差分时钟计数器，该差分时钟计数器在复位完成后开始计数；1.4)参考时长计算单元接收工作时钟，设置工作时钟计数器；复位工作时钟计数器，工作时钟计数器在复位完成后开始计数；1.5)在时钟计数器计数达到M后使能时长使能信号，通过该时长使能 信号采样差分时钟计数器得到差分计数值；1.6)将该差分计数值、与步骤1.2)中得到的计数范围【(N‑ΔN1)(N+ ΔN1)】进行比较，如果在该计数范围内，则差分时钟正确，否则错误；2)检测结果输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于合肥微商圈信息科技有限公司，未经合肥微商圈信息科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810712694.X/，转载请声明来源钻瓜专利网。
- 上一篇：相位调整装置以及太赫兹信号的提取系统
- 下一篇：一种宽带频率源
- 同类专利
- 控制数字锁相环（DPLL）中的功率消耗的系统和方法-201610584614.8
- 孙博;加里·约翰·巴兰坦;居坎瓦尔·辛格·萨霍塔 - 高通股份有限公司
- 2009-04-29 - 2019-08-13 - H03L7/183
- 本发明涉及控制数字锁相环(DPLL)中的功率消耗的系统和方法。一种设备包含可编程频率装置，所述可编程频率装置适于产生选自一组相异频率时钟的参考时钟，其中所述可编程频率装置进一步适于在所述相异频率时钟之间切换时维持所述参考时钟的触发沿的相同时间关系。所述设备进一步包含例如数字锁相环(DPLL)的锁相环(PLL)，所述锁相环(PLL)使用所述选定参考时钟以建立输入信号与输出信号之间的预定相位关系。通过在相异频率时钟之间切换时维持所述参考时钟的大体上相同的时间关系，在改变所述参考时钟的同时未显著地干扰所述锁相环(PLL)的连续且有效的操作。此可用以控制所述设备的功率消耗。
- 一种实时检测差分时钟频率正确性的方法-201810712694.X
- 胡石 - 合肥微商圈信息科技有限公司
- 2018-06-29 - 2018-12-14 - H03L7/183
- 本发明属于计算机硬件技术，涉及一种实时检测差分时钟频率正确性的方法，本发明提出一种实时检测差分时钟频率正确性的方法，本发明通过分析现有时钟检测方法无法实时检测差分时钟的问题，设计差分时钟实时检测电路，该检测电路由时钟检测电路和检测结果输出电路组成，通过计数器计数的方式比较差分时钟与低速工作时钟计时是否一致，将结果通过软硬件方式进行告警输出。本发明可以实时检测差分时钟频率，在差分时钟频率异常时进行告警；本发明解决了差分时钟实时检测的问题，不需要差分示波器，无需测量硬件管脚，不增加外部电路，检测效率高，可以实时检测差分时钟频率并对时钟异常进行告警。
- 一种自适应带宽全集成小数分频锁相环-201621054605.X
- 赵新强;万佳;谢军伟;谢李萍;万彬 - 成都旋极星源信息技术有限公司
- 2016-09-14 - 2017-05-31 - H03L7/183
- 本实用新型公开了一种自适应带宽全集成小数分频锁相环，包括鉴频鉴相器，与鉴频鉴相器连接的第一电荷泵和第二电荷泵，与第一电荷泵和第二电荷泵均连接的环路滤波器，与环路滤波器连接的LC压控振荡器，与LC压控振荡器连接的前置分频器，与前置分频器和鉴频鉴相器均连接构成闭环的可编程分频器，与可编程分频器连接的∑‑Δ调制器，以及与LC压控振荡器连接的自动频率校准电路。本实用新型设置无源的环路滤波器，实现了相同的电容等效放大功能，改善了锁相环带内相位噪声性能，同时采用具有压控增益调节功能的LC压控振荡器，有效减小了压控增益随振荡频率的变化范围，有利于锁相环环路带宽保持相对稳定，非常适用于宽带全集成小数分频锁相环。
- 用于时钟信号生成的系统及方法-201180070248.X
- 胡贝特·博德 - 飞思卡尔半导体公司
- 2011-04-20 - 2016-11-16 - H03L7/183
- 时钟信号生成系统(10)包括被布置成提供具有可选择的第一时钟速率的第一时钟信号的时钟信号生成电路(12);被连接用于接收所述第一时钟信号并且被布置成根据分配因子生成从所述第一时钟信号生成具有恒定的时钟速率并且与所述第一时钟信号同步第二时钟信号的分配器电路(14);以及当不同的第一时钟速率被选择的时候被连接到所述分配器电路并且被布置成改变所述分配因子以保持所述第二时钟速率恒定并且所述第二时钟信号与所述第一时钟信号同步控制器模块(16)。
- 三分正交分频器-201410195693.4
- 乔东江;弗雷德里克·博苏 - 高通股份有限公司
- 2009-08-18 - 2014-07-23 - H03L7/183
- 本申请涉及三分正交分频器。一种本机振荡器包括耦合到VCO的输出的可编程分频器。可将所述分频器设定为三分频。不管除数如何，所述分频器输出相位彼此相差九十度的正交信号(I，Q)。为进行三分，所述分频器包括三分频器。所述三分频器包括三分电路、延迟电路和反馈电路。所述三分电路对来自所述VCO的信号进行分频，并从其产生相位彼此相差一百二十度的三个信号C、A′和B。所述延迟电路将信号A′延迟以产生所述信号A′的延迟版本A。所述反馈电路控制所述延迟电路，使得所述延迟版本A(I)相对于所述信号C(Q)为九十度异相。
- 一种分数分频锁相环-201220644987.7
- 不公告发明人 - 成都锐成芯微科技有限责任公司
- 2012-11-29 - 2013-09-18 - H03L7/183
- 本实用新型涉及一种分数分频锁相环。在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。那么采用一个外部晶振，内部采用分数倍频实现多个时钟是很有必要的。这里采用分数分频锁相环技术，实现了任意频率发生器。
- 半导体集成电路-201280004099.1
- 满仲健 - 夏普株式会社
- 2012-01-12 - 2013-08-21 - H03L7/183
- 在包含了能工作振荡出多种频率的本机振荡器（109）、振荡出规定的基准频率的基准信号振荡器（107）、和将上述本机振荡器的输出信号分频成上述基准频率的n倍的可变分频器（110）的半导体集成电路中，具备根据所被提供的直流电位来控制上述可变分频器的分频比的第1分频比设定部（103、104、118）、和根据是否有脉冲信号的提供来控制上述可变分频器的分频比的第2分频比设定部（104、105、118）；通过上述第1分频比设定部或上述第2分频比设定部对上述可变分频器实施的分频比控制，上述本机振荡器的本振频率被设定成期望的频率；上述直流电位介由电流镜电路（119）而提供到上述第1分频比设定部。
- 分数-N频率合成器中用于消除环路增益改变时的相位跃变的消除系统-201280003180.8
- 赛得里克·莫兰德;戴维·坎纳德 - 旭化成微电子株式会社
- 2012-06-01 - 2013-06-12 - H03L7/183
- 一种具有消除系统的分数-N频率合成器，所述消除系统用于消除环路增益改变所导致的相位不连续，该分数-N频率合成器可以包括：相位检测器；电流能够改变的电荷泵，用于提供调谐信号的环路过滤器；压控振荡器(VCO)，其由调谐信号控制以提供VCO输出信号的；分频器，用于提供分频后的VCO信号；调制器，用于生成调制信号以实现分数-N功能，其中，相位检测器具有：第一输入，用于接收以基准频率振荡的基准信号；第二输入，用于接收分频后的信号；以及相位检测器和电荷泵，用于比较第一输入的相位和第二输入的相位，并且产生电荷泵电流的接通和关断，特点是，在调制器内实现消除系统，所述调制器具有由电流能够改变的电荷泵的电流值所限定的额外输入。
- 一种分数分频锁相环-201210499557.5
- 不公告发明人 - 成都锐成芯微科技有限责任公司
- 2012-11-29 - 2013-04-17 - H03L7/183
- 本发明涉及一种分数分频锁相环来实现任意频率发生器。在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。那么采用一个外部晶振，内部采用分数倍频实现多个时钟是很有必要的。这里采用分数分频锁相环技术，实现了任意频率发生器。
- 时钟合成系统、电路和方法-201180008809.3
- 肯德尔·卡斯特-佩里 - 赛普拉斯半导体公司
- 2011-02-22 - 2012-10-24 - H03L7/183
- 一种时钟合成系统可以包括前馈分频器电路、调制器、倍频器电路及定时电路，所述前馈分频器电路被配置成响应于选择信号将源时钟信号按多个整数中的一个分频以生成与同步脉冲同步的基准时钟；调制器响应于至少一个差值来调制选择信号；倍频器电路倍频基准时钟以生成输出时钟；定时电路响应于源时钟和同步脉冲来生成差值。
- 一种具有宽锁定范围的次谐波注入锁定压控振荡器-201110208807.0
- 李巍;廉琛;张楷晨;李宁;任俊彦 - 复旦大学
- 2011-07-25 - 2012-01-25 - H03L7/183
- 本发明属于射频无线接收机集成电路技术领域，具体涉及一种具有宽锁定范围的次谐波注入锁定压控振荡器。该压控振荡器包括：片上电感电容谐振器、由2个NMOS管交叉耦合连接而成的负阻产生器、用来对振荡频率进行粗调谐的数字控制电容阵列、用来对振荡频率进行细调谐的具有线性化特性的可变电容阵列、注入对管、脉冲产生电路。通过将两级脉冲产生电路进行级联，最终在一个参考时钟周期内得到四个脉宽等于的输出信号半个周期的窄脉冲，称这种方法为四沿注入。相对于传统的双沿注入方式，本发明可以有效的增加注入信号目标谐波的幅度，增大压控振荡器的锁定范围，可应用于无线接收机频率综合器中。
- 包括用于控制频率源的频率生成电路的集成电路-201080004924.9
- 迪迪埃·萨莱;奥利维尔·多阿雷;斯特凡·迪加莱 - 飞思卡尔半导体公司
- 2010-02-10 - 2011-12-14 - H03L7/183
- 集成电路(805)包括用于控制在汽车雷达系统中使用的频率源(810)的频率生成电路(800)。频率生成电路(800)包括：低路径调制电路，其被布置成生成用于提供频率源(810)的较低频率调制的第一、低路径控制信号(817)，所述低路径调制电路包括锁相环路(PLL)(815)，其被布置成生成用于控制位于PLL(815)的反馈环路内的N-小数分频器(820)和频率源(810)的低路径控制信号(817)以及频率模式控制模块(825)，其可操作地耦合到N-小数分频器(820)并被布置成借助于至少第一、较低频率模式控制信号(835)来控制N-小数分频器(820)。频率生成电路(800)还包括被布置成生成用于提供频率源(810)的较高频率调制的第二、高路径控制信号(847)的高路径调制电路。
- 合成器和使用它的接收装置及电子设备-200980132788.9
- 槻尾泰信;南波昭彦 - 松下电器产业株式会社
- 2009-08-26 - 2011-07-20 - H03L7/183
- 本发明的合成器(1)包括：根据基准振荡信号输出振荡信号的合成器单元(2)、检测温度的温度检测单元(3)、根据温度检测单元的温度检测结果检测基准振荡信号的频率的时间变动的时间变动检测单元(4)、根据时间变动检测单元的检测结果进行从合成器单元输出的振荡信号的频率调整的控制单元(5)。通过这样的结构，进行温度系数大的振子的频率补偿控制。
- 合成器、合成器模块、以及具有该合成器的接收装置、电子设备-200880116277.3
- 南波昭彦;藤井健史;槻尾泰信 - 松下电器产业株式会社
- 2008-11-11 - 2010-10-13 - H03L7/183
- 本发明提供一种合成器，具有：振荡器(5)，其基于比较器(4)的输出信号输出振荡信号；分频器(6)，其基于来自控制部(7)的控制对振荡器(5)的输出信号进行分频；以及温度传感器(8)，其检测预先设定的频率与基于基准振荡信号的频率之间的误差，比较器(4)对来自分频器(6)的输出信号与来自MEMS振荡器(2)的输出信号进行比较并将表示结果的信号输出至振荡器(5)，控制部(7)基于温度传感器(8)的输出信号改变分频器(6)的分频比，以将分频比保持为过去的值的状态改变分频比，从而能够抑制合成器的相位噪声的劣化。
- ∑-Δ调制电路、方法及相应的锁相环路-200810202030.5
- 郑佳鹏;王军成;李伟;林庆龙;王阳元 - 中芯国际集成电路制造(上海)有限公司
- 2008-10-31 - 2010-06-09 - H03L7/183
- 本发明揭露了一种∑-Δ调制电路、方法及相应的锁相环路，利用量化噪声的反馈实现∑-Δ调制，从而于选择量化输出时，可以灵活的选择输出位数该∑-Δ调制电路包括：第一加法器，接收分数输入信号与反馈信号，产生和信号加以输出；量化器，接收第一加法器所产生的和信号的单位延时信号，将其量化后产生整数输出信号；减法器，接收第一加法器所产生的和信号的单位延时信号以及量化器所产生的整数输出信号，并将整数输出信号与和信号的单位延时信号做差后产生量化噪声加以输出；多条量化噪声延时电路，分别对量化噪声进行延时后输出；第二加法器，接收多条量化噪声延时电路的输出，做和后产生反馈信号，并提供给第一加法器。
- 频率合成器、无线通信系统、以及半导体装置-200780007993.3
- 吉田征一郎;林锭二 - 松下电器产业株式会社
- 2007-03-06 - 2009-03-25 - H03L7/183
- 本发明提供一种频率合成器、无线通信系统、以及半导体装置。在无线通信系统中的发送频率调制中，可以抑制电路面积增大，并且可以对应于具有多位的发送数据的多值频率调制。在进行无线通信中的发送频率的调制时，由内置在发送调制器中的逻辑电路计算出基于数字滤波器的响应数据。由此，由逻辑电路计算出分频数数据的变化量，所以无需存储响应数据的ROM，在基准信号的频率的变更、对应具有多位的发送数据的多值频率调制时，也可以抑制电路面积增大。另外，通过将发送频率的调制的过程使用与时钟同步的定时分割成多个步骤来进行，可以实现发送信号频谱的窄带化。
- 专利分类
