[发明专利]一种降低低压TrenchDMOS导通电阻的制造方法

摘要

本发明涉及一种降低低压Trench DMOS导通电阻的制造方法，方法包括，在超重掺杂衬底上生长外延层，在外延层内刻蚀形成沟槽，注入第二导电类型离子并退火，形成体区，注入第一导电类型离子并退火，形成源极，在沟槽内壁生长栅氧化层，在栅氧化层的槽内淀积导电多晶硅，形成栅极，淀积绝缘介质层，刻蚀开孔，在体区上形成接触孔，在接触孔内和超重掺杂衬底背面淀积金属，分别形成源极金属和漏极金属；本发明通过采用超低电阻率的衬底及与超低电阻率衬底相匹配的工艺方法，提高第二导电类型体区的注入能量，同时降低第二导电类型体区的退火温度，可达到降低器件导通电阻的目的，且器件参数更稳定。

主权项

一种降低低压Trench DMOS的导通电阻的制造方法，所述Trench DMOS器件包括元胞区和终端区，所述终端区围绕在元胞区的周围，所述元胞区包括若干个元胞单元，其特征是，所述元胞单元的制造方法包括步骤：提供一超重掺杂第一导电类型衬底（1），所述超重掺杂第一导电类型衬底（1）上生长第一导电类型外延层（2），所述超重掺杂第一导电类型衬底（1）的下表面为第一主面（001），所述第一导电类型外延层（2）的上表面为第二主面（002）；在第二主面（002）上通过刻蚀形成多个阵列型沟槽（4），再通过两次离子注入和退火先后形成多个体区和源区；或者在第二主面（002）上通过两次离子注入和退火先后形成多个体区和源区，再通过刻蚀形成多个阵列型沟槽（4）；在第二主面（002）上和沟槽（4）内生长氧化层，沟槽（4）内的氧化层形成栅氧化层（5），在栅氧化层（5）形成的槽内淀积充满导电多晶硅，形成栅极（6）；所述体区为第二导电类型体区（7），源区为第一导电类型源区（8），所述第二导电类型体区（7）的注入能量大于90Kev，退火工艺温度不超过1100oC；在第二主面（002）上淀积绝缘介质层（9），在所述绝缘介质层（9）的表面进行选择性刻蚀，在第二导电类型体区（7）上形成接触孔；在接触孔内淀积金属，形成源极金属（10），在第一主面（001）上淀积金属层，形成漏极金属（11）。