[发明专利]一种减小电源网络电阻影响的DDR2 DRAM ODT结构有效

专利信息
申请号: 201610792364.7 申请日: 2016-08-31
公开(公告)号: CN106356089B 公开(公告)日: 2019-05-17
发明(设计)人: 刘海飞 申请(专利权)人: 西安紫光国芯半导体有限公司
主分类号: G11C11/4094 分类号: G11C11/4094
代理公司: 西安智邦专利商标代理有限公司 61211 代理人: 胡乐
地址: 710055 陕西省西安*** 国省代码: 陕西;61
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提出一种减小电源网络电阻影响的DDR2 DRAM ODT结构,克服现有技术在不同电阻模式下存在电阻偏差的问题。该DDR2 DRAM ODT结构中设置有电压比较模块和信号转换电路,电压比较模块取得电源网络上的电阻Rvddq的分压,通过信号转换电路使得所述分压转换为与其他阻值的电阻模块中固定电阻R0单独并联的补偿电阻,所述补偿电阻的阻值随着所述分压的增大而减小。本发明利用电源网络上的电阻Rvddq上的分压对其他电阻模式的电阻进行反馈调节,使得其他模式对应的电阻模块的电阻随Rvddq增加而减小,从而消除在不同电阻模式下因Rvddq带来的差异。
搜索关键词: 一种 减小 电源 网络 电阻 影响 ddr2dramodt 结构
【主权项】:
1.一种减小电源网络电阻影响的DDR2 DRAM ODT结构,包括电阻配置模块、电阻调节模块和不同阻值的并联的若干个电阻模块,每一电阻模块均由等值的固定电阻R0和不同阻值的可调电阻Rx串联构成;所述电阻配置模块通过对电阻模块的组合选通实现不同的电阻模式,所述电阻调节模块基于最大电阻模式调节电源网络上的电阻Rvddq,即选通所述若干个电阻模块中最大阻值的电阻模块Rmax,调节电阻Rvddq使得最大电阻模式的标准阻值=Rvddq+Rmax;其特征在于:该DDR2 DRAM ODT结构还包括电压比较模块和信号转换电路,电压比较模块取得电源网络上的电阻Rvddq的分压,通过信号转换电路使得所述分压转换为与其他阻值的电阻模块中固定电阻R0单独并联的补偿电阻,所述补偿电阻的阻值随着所述分压的增大而减小。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安紫光国芯半导体有限公司,未经西安紫光国芯半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610792364.7/,转载请声明来源钻瓜专利网。

同类专利
  • 一种DRAM列选择驱动电路及其降低漏电的方法-201910508450.4
  • 杜艳强;吴君;张学渊;朱光伟 - 苏州汇峰微电子有限公司
  • 2019-06-13 - 2019-09-06 - G11C11/4094
  • 本发明公开了一种DRAM列选择驱动电路,包括列选择驱动模块和电源控制模块,所述的电源控制模块的输出与多个所述的列选择驱动模块的电源输入相连,其中,所述的列选择驱动模块包括相连接的列地址选择电路和输出驱动电路。通过上述方式,本发明提供的DRAM列选择驱动电路及其降低漏电的方法,电路结构简单,设计合理,能够有效地降低DRAM列选择驱动电路在待机模式下的漏电,通过控制待机模式下的输出驱动电路的第一电源电压vss_col和第二电源电压vdd_col,来消除输出驱动电路里的晶体管的源漏两端的跨压,从而达到降低其漏电电流的目的。
  • 位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器-201811630363.8
  • 熊保玉;段会福;王斌 - 西安紫光国芯半导体有限公司
  • 2018-12-29 - 2019-05-21 - G11C11/4094
  • 为了避免电容耦合效应对存储单元0的信号余量的影响,本发明提供了一种动态存储器的位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器。位线预充电及均衡电路,包括设置在BL和bBL之间的nmos管n1、n2、n3,n1、n2、n3的门端同时接信号EQL;其改进之处在于:还包括设置在BL和bBL之间的pmos管p1、p2、p3;p1、p2、p3的门端同时连接信号bEQL,p1、p2的源端接vbleq,p1、p2的漏端分别接BL和BL_N,p3的源端和漏端分别接BL和BL_N;pmos管p1、p2、p3的尺寸分别与nmos管n1、n2、n3的尺寸相同。本发明同时用n管和p管进行预充电及均衡位线操作,使n管和p管的电容耦合作用相互抵消,从而使存储单元0和1的信号容量不再受电容耦合效应的影响,电路改动小、实现成本低。
  • 一种减小电源网络电阻影响的DDR2 DRAM ODT结构-201610792364.7
  • 刘海飞 - 西安紫光国芯半导体有限公司
  • 2016-08-31 - 2019-05-17 - G11C11/4094
  • 本发明提出一种减小电源网络电阻影响的DDR2 DRAM ODT结构,克服现有技术在不同电阻模式下存在电阻偏差的问题。该DDR2 DRAM ODT结构中设置有电压比较模块和信号转换电路,电压比较模块取得电源网络上的电阻Rvddq的分压,通过信号转换电路使得所述分压转换为与其他阻值的电阻模块中固定电阻R0单独并联的补偿电阻,所述补偿电阻的阻值随着所述分压的增大而减小。本发明利用电源网络上的电阻Rvddq上的分压对其他电阻模式的电阻进行反馈调节,使得其他模式对应的电阻模块的电阻随Rvddq增加而减小,从而消除在不同电阻模式下因Rvddq带来的差异。
  • 降低的噪声DRAM感测-201280049151.5
  • B·J·崔 - 考文森智财管理公司
  • 2012-10-03 - 2014-06-11 - G11C11/4094
  • 描述了一种动态随机访问存储装置。第一阵列具有第一多个位线,每个位线耦合到一列存储单元。第二阵列具有第二多个位线,每个位线耦合到一列存储单元。感测放大器能够以开放位线配置选择性地连接到第一多个位线中的至少一个位线以及第二多个位线中的至少一个互补位线。具有与位线预充电电压相对应的电压VBL的电压供应选择性地连接到每个位线。逻辑在读操作期间将每个位线和互补位线选择性地连接到感测放大器和电压供应中的一个。连接到感测放大器的每个位线与同时连接到电压供应的位线相邻。还描述了一种方法。
  • 动态随机存取存储器及其存取方法-201310007115.9
  • 刘得平 - 联发科技股份有限公司
  • 2013-01-08 - 2013-10-02 - G11C11/4094
  • 本发明提供一种动态随机存取存储器及其存取方法。其中用于动态随机存取存储器的存取方法包括,将行地址划分为第一部分以及第二部分。通过地址总线提供行地址的第一部分并通过命令总线提供第一主动命令至动态随机存取存储器。在提供第一主动命令之后,通过地址总线提供行地址的第二部分并通过命令总线提供第二主动命令至动态随机存取存储器。在提供第二主动命令之后,通过地址总线提供列地址并通过命令总线提供存取命令至动态随机存取存储器。地址总线由多个地址线所形成。地址线的数量小于行地址的比特的数量。存取命令为读取命令或写入命令。本发明所提出的动态随机存取存储器及其存取方法,可减少地址线的数量。
  • 一种钟控异步先入先出FIFO存储器的读字线控制电路-201120578511.3
  • 史江一;李志文;王勇 - 西安国能科技有限公司
  • 2011-12-30 - 2013-02-13 - G11C11/4094
  • 本实用新型涉及一种存储器,特别是一种钟控异步先入先出FIFO存储器,用于集成电路芯片中不同时钟域间的数据缓冲。包括:双端口随机静态存储器SRAM、SRAM的写字线控制单元、SRAM的读字线控制单元、标志单元,所述的读字线控制单元包含第二寄存器链D2和第二组与门A2;第二寄存器链由第五寄存器D20、第六寄存器D21、第七寄存器D22和第八寄存器D23首尾相连构成,第二组与门A2由第五与门A20、第六与门A21、第七与门A22和第八与门A23构成。
  • 存储单元以及使用此存储单元的存储器阵列-201210037266.4
  • 丁达刚 - 南亚科技股份有限公司
  • 2012-02-17 - 2012-08-22 - G11C11/4094
  • 本发明公开了一存储单元,包含第一开关元件、第二开关元件以及电容。第一开关元件包含:控制端,耦接至选择线,该第一开关元件由该选择线控制;第一端,耦接至平行在该选择线的位元线。第二开关元件包含:第一端,耦接在该第一开关元件的第二端;控制端,耦接在垂直该位元线以及该选择线的字元线,该第二开关元件被该字元线控制。电容具有一第一端以及一第二端,第一端耦接在该第二开关元件的该第二端,第二端耦接在一预定电压位准,该位元线用以自该电容读取数据或写入数据至该电容。本发明提供一种可避免位元线彼此干扰的存储器阵列,以及此存储器阵列使用的存储单元。
  • 一种钟控异步先入先出FIFO存储器的写字线控制电路-201120578512.8
  • 史江一;李志文;王勇 - 西安国能科技有限公司
  • 2011-12-30 - 2012-08-22 - G11C11/4094
  • 本实用新型涉及一种存储器,特别是一种钟控异步先入先出FIFO存储器的写字线控制电路,包括:双端口随机静态存储器SRAM、SRAM的写字线控制单元、SRAM的读字线控制单元、标志单元,SRAM的写字线控制单元分两路,一咱与双端口随机静态存储器SRAM的写字线控端电连接,另一路与标志单元输入端电连接;SRAM的读格雷码转换单元分两路,一路与双端口随机静态存储器SRAM的读字线控端电连接,另一路与标志单元另一输入端电连接;标志单元分别与满产生逻辑单元输入端电连接,另一路与空产生逻辑单元输入端电连接。
  • 数据控制电路-201010126237.6
  • 李相权 - 海力士半导体有限公司
  • 2010-02-26 - 2011-03-23 - G11C11/4094
  • 数据控制电路包括输入/输出线和驱动器。当读操作或写操作不工作时,输入/输出线预充电电路将全局输入/输出线预充电到预定电压。驱动器包括多个MOS晶体管并且在读操作期间响应于从局部输入/输出线和互补局部输入/输出线接收数据而驱动全局输入/输出线。
  • 具有状态脉冲串输出的同步快闪存储器-200910221782.0
  • F·F·鲁帕瓦尔 - 微米技术有限公司
  • 2001-07-27 - 2010-12-29 - G11C11/4094
  • 公开了一种具有状态脉冲串输出的同步快闪存储器,同步快闪存储器包括非易失性存储单元的阵列。存储器阵列被排列成行和列,以及可被进一步排列成可寻址的块。数据通信连接被使用来与外部设备(诸如,处理器或其他存储器控制器)进行双向数据通信。存储器可以在一系列时钟周期期间在数据通信连接上输出来自存储寄存器的数据,以提供寄存器数据的脉冲串。存储器可以按照规定的时钟等待时间值提供寄存器数据。寄存器数据可包括状态数据、操作设置值数据、制造识别、和存储器器件识别。
  • 半导体存储装置及其读取访问方法-200910221060.5
  • 日比野健次 - 恩益禧电子股份有限公司
  • 2009-11-09 - 2010-06-16 - G11C11/4094
  • 提供一种半导体存储装置及其读取访问方法,在预充电后进行读取,可防止预充电电流集中,且可进行高速读取。具有:多个存储单元阵列;和控制电路,向各存储单元阵列输出第一信号和第二信号,第一信号用于指示预充电开始,第二信号用于指示预充电的结束及向读取访问的转换,第一信号经由延迟电路而布线,以在到达各存储单元阵列时存在时间差,第二信号不经由延迟电路而布线。
  • 降低存储器漏电流的方法-200810095832.0
  • 张全仁 - 南亚科技股份有限公司
  • 2008-04-29 - 2009-11-04 - G11C11/4094
  • 本发明提供一种降低存储器漏电流的方法,适用于一存储器,此存储器包括:存储单元(memory cell)、等位电路、限流单元(current limiter)、字线与一对互补位线。当存储单元进入预充电模式后,等位电路与限流单元正常操作以对此对互补位线进行预充电操作。然后施加周期性控制信号于限流单元,以控制限流单元的导通或不导通。当限流单元不导通时,存储器的待机漏电流(leakagecurrent)会被阻绝或降低。此待机漏电流由字线与此对互补位线间的短路所造成。
  • 半导体存储装置-200810178207.2
  • 增田隆史;芹泽健一;高桥弘行 - 恩益禧电子股份有限公司
  • 2008-11-14 - 2009-05-20 - G11C11/4094
  • 一种将位线对预先充电至地电势的半导体存储装置,包括读出放大器,连接在位线对之间;存储单元,连接到位线对中的一条并存储数据;第一晶体管,控制位线对中的另一条和基准单元节点之间的导通状态;第二晶体管,连接在产生基准电压的基准电压源和基准单元节点之间,该第二晶体管仅由第一晶体管控制;以及电容器,设定基准单元节点的电势。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top