[发明专利]系统级封装(SIP)装置及其时钟信号对准方法有效
| 申请号： | 201610340538.6 | 申请日： | 2016-05-20 |
| 公开（公告）号： | CN106168937B | 公开（公告）日： | 2021-07-30 |
| 发明（设计）人： | 吉尔福特·卢贝斯;詹姆斯·G·盖伊;盖伊·L·米勒;钟耿 | 申请（专利权）人： | 恩智浦美国有限公司 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 倪斌 |
| 地址： | 美国德*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的一种方法实施例包括接收与互连延迟相关联的延迟值，所述互连延迟的互连电路上测得，互连电路通信地耦合主机半导体装置与半导体装置。所述方法还包括使本地时钟信号延迟由所述延迟值指示的延迟量以产生延迟本地时钟信号。所述方法还包括接收延迟源时钟信号，其中所述延迟源时钟信号是经由所述互连电路从所述主机半导体装置接收的。所述方法还包括基于所述延迟源时钟信号和所述延迟本地时钟信号的比较来输出主时钟信号，其中所述主时钟信号用于在所述半导体装置上产生与所述主机半导体装置上产生的源时钟信号对准的一个或多个对准时钟信号。 | ||
| 搜索关键词： | 系统 封装 sip 装置 及其 时钟 信号 对准 方法 | ||
【主权项】：
一种半导体装置，其特征在于，包括：时钟延迟电路，所述时钟延迟电路被配置成接收与互连延迟相关联的延迟值，其中所述互连延迟在互连电路上测得，所述互连电路通信地耦合主机半导体装置与所述半导体装置，并使本地时钟信号延迟由所述延迟值指示的延迟量，其中在所述半导体装置上产生所述本地时钟信号；以及时钟对准块，所述时钟对准块被配置成从所述时钟延迟电路接收延迟本地时钟信号，接收延迟源时钟信号，其中所述延迟源时钟信号是经由所述互连电路从所述主机半导体装置接收的，并基于所述延迟源时钟信号和所述延迟本地时钟信号的比较来输出主时钟信号，其中所述主时钟信号用于在所述半导体装置上产生与所述主机半导体装置上产生的源时钟信号对准的一个或多个对准时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩智浦美国有限公司，未经恩智浦美国有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610340538.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种经济柔性连线的高速串行通信方法、装置和系统
- 下一篇：计算方法及电子终端
