[发明专利]用于PMOS集成的IV族晶体管有效
| 申请号： | 201610340122.4 | 申请日： | 2011-12-20 |
| 公开（公告）号： | CN105932063B | 公开（公告）日： | 2019-12-17 |
| 发明（设计）人： | G·A·格拉斯;A·S·默西 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 72002 永新专利商标代理有限公司 | 代理人： | 林金朝;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于形成IV族晶体管器件的技术，其具有含高浓度锗的源极/漏极区，且相对于常规器件展示了减小的寄生电阻。在一些示例性实施例中，源极/漏极区每一个都包括薄p型硅或锗或SiGe沉积，剩余源极/漏极材料沉积是p型锗或锗合金(例如锗:锡或其他适合的应变诱导物，具有至少80原子％的锗含量，和20原子％或更少的其他成分)。在一些情况下，可以在这个富锗帽层中观察到应变弛豫的证据，包括错配位错和/或穿透位错和/和双晶。可以使用多种晶体管结构，包括平面和非平面晶体管结构(例如，FinFET和纳米线晶体管)，以及应变的和未应变的沟道结构。 | ||
| 搜索关键词： | 用于 pmos 集成 iv 晶体管 | ||
【主权项】：
1.一种集成电路装置，包括：/n半导体主体，其包括硅和锗中的至少一种；/n至少在所述半导体主体之上的栅极结构，所述栅极结构包括栅电极和在所述半导体主体和所述栅电极之间的栅极电介质；/n与所述半导体主体相邻的源极结构或漏极结构，所述源极结构或漏极结构包括第一部分和第二部分，所述第一部分包括硅和锗中的至少一种，并且所述第二部分包括p型掺杂剂、锗和锡，所述第二部分具有至少80原子％的锗浓度，并具有20原子％或少于20原子％的锡浓度，其中所述第一部分比所述第二部分薄；以及/n所述源极结构或漏极结构的第二部分上的接触结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610340122.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
