[发明专利]基准电压源电路

摘要

本发明公开了一种基准电压源电路，包括偏置电路，其第一和二NMOS管都工作于亚阈值区域并且两者之间的栅源电压相减形成正温度系数的栅源电压差到第一电阻的两端；栅源电压差产生电路包括工作于亚阈值区域的第三和四NMOS管，第三和四NMOS管串联并在第三NMOS管的源漏极形成第三和四NMOS管的栅源电压差；偏置电路和各栅源电压差产生电路形成的栅源电压差叠加到基准电压输出电路的第五NMOS管的源极，第五NMOS管的栅漏极相连并输出基准电压，第五NMOS管工作于亚阈值区域，利用各栅源电压差和和第五NMOS管的栅源电压的正负温度系数叠加形成和温度无关的基准电压。本发明能减少面积和降低功耗。

主权项

一种基准电压源电路，其特征在于，包括：偏置电路，包括第一NMOS管、第二NMOS管和第一电阻，所述第二NMOS管的沟道宽长比大于所述第一NMOS管的沟道宽长比，所述第一NMOS管的源极接地，所述第二NMOS管的源极通过所述第一电阻接地，所述第一NMOS管的漏极和栅极以及所述第二NMOS管的栅极都连接第一偏置电压，所述第一NMOS管的漏极连接第一电流路径，所述第二NMOS管的漏极连接第二电流路径，所述第一电流路径和所述第二电流路径互为镜像；所述第一NMOS管和所述第二NMOS管工作于亚阈值区域，在所述第一电阻和所述第二NMOS管的源极的连接端提供具有正温度系数的第一级栅源电压差，所述第一级栅源电压差为所述第一NMOS管和所述第二NMOS管之间的栅源电压差；一级以上的栅源电压差产生电路，各所述栅源电压差产生电路包括第三NMOS管、第四NMOS管和第三电流路径，所述第四NMOS管的源极连接所述第三NMOS管的漏极，所述第四NMOS管的漏极和栅极和所述第三NMOS管的栅极连接在一起且都连接到所述第三电流路径，所述第三电流路径和所述第一电流路径互为镜像；所述第四NMOS管的沟道宽长比大于所述第三NMOS管的沟道宽长比，所述第三NMOS管的源极连接前一级栅源电压差，第一级的所述栅源电压差产生电路的前一级栅源电压差为所述第一级栅源电压差，所述第三NMOS管和所述第四NMOS管都工作在亚阈值区域并在所述第三NMOS管的漏极输出具有正温度系数的当前级栅源电压差；基准电压输出电路，包括第五NMOS管和第四电流路径；所述第四电流路径和所述第一电流路径互为镜像；所述第五NMOS管的栅极和漏极都连接所述第四电流路径，所述第五NMOS管的漏极作为基准电压的输出端，所述第五NMOS管的源极连接最后一级所述栅源电压差产生电路所输出的栅源电压差；所述第五NMOS管工作在亚阈值区使所述第五NMOS管的栅源电压具有负温度系数；所述基准电压为所述第五NMOS管的栅源电压和各级所述栅源电压差的和，利用所述第五NMOS管的栅源电压具有负温度系数和各级所述栅源电压差具有正温度系数的特性实现温度系数的抵消，使所述基准电压和温度无关。