[发明专利]一种外延结构及方法有效
申请号: | 201510548833.6 | 申请日: | 2015-08-31 |
公开(公告)号: | CN106469648B | 公开(公告)日: | 2019-12-13 |
发明(设计)人: | 邓震;王桂磊;杨涛;李俊峰;刘洪刚;赵超 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/205;H01L29/06;H01L29/20;H01L29/78;H01L21/336 |
代理公司: | 11252 北京维澳专利代理有限公司 | 代理人: | 党丽;江怀勤 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种外延结构及方法,包括:衬底;第一掩膜层,位于所述衬底的表面之上,所述第一掩膜层具有至少一个第一开口,以暴露所述衬底的表面;第二掩膜层,位于所述第一掩膜层之上,所述第二掩膜层具有位于第一开口之上且与第一开口的中心位置不重叠的一定宽度的第二开口;第三掩膜层,位于所述第二掩膜层之上,所述第三掩膜层具有位于第二开口之上且与第一开口的中心位置不重叠的一定宽度的第三开口,所述第三开口与所述第一开口之间的横向间距在一定范围内;外延层。本发明提供的外延结构能在晶格失配度超过4%的衬底上制备出高质量的外延层。 | ||
搜索关键词: | 一种 外延 结构 方法 | ||
【主权项】:
1.一种外延结构,其特征在于,包括:/n衬底;/n第一掩膜层,位于所述衬底的表面之上,所述第一掩膜层具有至少一个第一开口,以暴露所述衬底的表面;/n第二掩膜层,位于所述第一掩膜层之上,第一开口宽度≤所述第二掩膜层厚度≤第一开口宽度的3倍,所述第二掩膜层具有位于第一开口之上且与第一开口的中心位置不重叠的第二开口,第二开口宽度大于第一开口宽度;/n第三掩膜层,位于所述第二掩膜层之上,所述第三掩膜层具有位于第二开口之上且与第一开口的中心位置不重叠的第三开口,所述第三开口与所述第一开口之间的横向间距≤2倍第一开口宽度或2倍第三开口宽度,所述第三开口宽度小于所述第二开口宽度;且所述第一开口和/或第三开口的深宽比大于1;/n外延层,包括第一开口、第二开口和第三开口中的外延层部分以及第三掩膜层之上的外延层部分。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510548833.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种碳化硅半导体器件的掺杂制造工艺
- 下一篇:热处理方法以及热处理装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造