[发明专利]半导体集成电路及逻辑电路有效
申请号: | 201480049232.4 | 申请日: | 2014-09-03 |
公开(公告)号: | CN105518846B | 公开(公告)日: | 2018-12-28 |
发明(设计)人: | 新保宏幸 | 申请(专利权)人: | 株式会社索思未来 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/822;H01L21/8234;H01L27/04;H01L27/088 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 韩丁 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 驱动电路(10)在节点(n11)和节点(n12)之间具备串联起来的N型晶体管(Tn11、Tn12)。N型晶体管(Tn11)由具有相等的栅极长度以及相等的栅极宽度的一个鳍式晶体管构成,并且N型晶体管(Tn11)的栅极连接到输入节点(nin1)上。N型晶体管(Tn12)由具有相等的栅极长度以及相等的栅极宽度的两个鳍式晶体管构成,并且N型晶体管(Tn12)的栅极连接到输入节点(nin2)上。 | ||
搜索关键词: | 半导体 集成电路 逻辑电路 | ||
【主权项】:
1.一种半导体集成电路,其与第一输入节点和第二输入节点、以及第一节点和第二节点连接,该半导体集成电路的特征在于:所述半导体集成电路在所述第一节点和所述第二节点之间具备串联起来的第一晶体管和第二晶体管,该第一晶体管和第二晶体管为第一导电型晶体管,所述第一晶体管由栅极长度相等且栅极宽度相等的n个鳍式晶体管构成,并且所述第一晶体管的栅极连接到所述第一输入节点上,其中,n为整数,且n≥1,所述第二晶体管由m个鳍式晶体管构成,所述m个鳍式晶体管的栅极长度和栅极宽度分别与所述n个鳍式晶体管的栅极长度和栅极宽度相等,并且所述第二晶体管的栅极连接到所述第二输入节点上,其中,m为整数,且m>n。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社索思未来,未经株式会社索思未来许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201480049232.4/,转载请声明来源钻瓜专利网。
- 上一篇:改变多核的栅极长度的系统和方法
- 下一篇:卤素灯
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造