[发明专利]半导体装置的制造方法及半导体装置有效
申请号: | 201410444562.5 | 申请日: | 2014-09-03 |
公开(公告)号: | CN104916551B | 公开(公告)日: | 2019-02-15 |
发明(设计)人: | 佐藤隆夫 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/28 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及半导体装置的制造方法及半导体装置,其提供一种尺寸较小的半导体装置。对半导体基板的表面格子状的形成槽,在半导体基板上的由槽包围的区域通过积层复数个半导体芯片而形成积层体,且在由槽包围的区域形成覆盖复数个半导体芯片间及复数个半导体芯片的侧面的第1密封树脂层,对应积层体而分离半导体基板,以半导体芯片位于配线基板侧的方式将积层体搭载在配线基板上,在配线基板上形成密封积层体的第2密封树脂层,且对应积层体而分离配线基板,在形成第1密封树脂层之后且分离配线基板之前,自半导体基板的、形成有积层体面的反面,沿厚度方向磨削半导体基板的一部分。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1.一种半导体装置的制造方法,其特征在于:对半导体基板的表面格子状的形成槽;在所述半导体基板上的由所述槽包围的区域通过积层复数个半导体芯片而形成积层体;在由所述槽包围的区域,形成覆盖所述复数个半导体芯片间及所述复数个半导体芯片的侧面的第1密封树脂层;对应所述积层体而分离所述半导体基板,并且除去所述槽;以所述半导体芯片位于配线基板侧的方式在所述配线基板上搭载所述积层体;在所述配线基板上形成密封所述积层体的第2密封树脂层;对应所述积层体而分离所述配线基板;以及在形成所述第1密封树脂层之后且分离所述配线基板之前,自所述半导体基板的、形成有所述积层体面的反面,沿厚度方向磨削所述半导体基板的一部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410444562.5/,转载请声明来源钻瓜专利网。
- 上一篇:结合实体坐标的位失效侦测方法
- 下一篇:用于制造柔性基板的方法以及基板结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造