[发明专利]一种低成本的大功率电子器件封装工艺有效
| 申请号： | 201410257016.0 | 申请日： | 2014-06-11 |
| 公开（公告）号： | CN104078369B | 公开（公告）日： | 2017-01-04 |
| 发明（设计）人： | 马文珍;张耀辉;曾大杰;彭虎 | 申请（专利权）人： | 昆山华太电子技术有限公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/60 |
| 代理公司： | 苏州创元专利商标事务所有限公司32103 | 代理人： | 范晴 |
| 地址： | 215300 江苏省*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种低成本大功率电子器件封装工艺，准备好封装大功率电子器件的芯片和法兰，在芯片背面制作厚金层或者金锡层，在法兰表面先镀镍层，再镀薄金层，芯片和法兰之间通过金硅共晶焊或者金锡共晶焊贴片。本发明所述的低成本大功率电子器件封装工艺在芯片背面制备厚金层或者金锡层，在法兰表面镀薄金，既可以达到良好的金硅共晶焊和金锡共晶焊效果，减小芯片和法兰之间热界面层的空洞率，保证芯片的散热效率，又可以大幅度的降低封装工艺中的镀金成本，并减少工序。 | ||
| 搜索关键词： | 一种 低成本 大功率 电子器件 封装 工艺 | ||
【主权项】：
一种低成本大功率电子器件封装工艺，其特征在于：准备好封装大功率电子器件的芯片和法兰，在芯片背面制作厚金层或者金锡层，在法兰表面先镀镍层，再镀薄金层，芯片和法兰之间通过金硅共晶焊或者金锡共晶焊贴片；所述芯片背面制备的厚金层厚度在1um‑6um之间；所述芯片背面制备的金锡层厚度在1um‑6um之间；所述法兰表面所镀的镍层厚度在2um‑15um之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于昆山华太电子技术有限公司，未经昆山华太电子技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410257016.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种量测机台监测图规格界限设定的方法
- 下一篇：分段沟道晶体管及其形成方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
