[发明专利]用于使用延迟锁相回路的记忆体装置的节能设备及方法有效
| 申请号： | 201380040574.5 | 申请日： | 2013-07-31 |
| 公开（公告）号： | CN104508748B | 公开（公告）日： | 2018-06-01 |
| 发明（设计）人： | Q·哈桑;C·兹特劳;S·罗斯内;S·迪布瓦 | 申请（专利权）人： | 赛普拉斯半导体公司 |
| 主分类号： | G11C8/00 | 分类号： | G11C8/00;G11C5/14 |
| 代理公司： | 北京安信方达知识产权代理有限公司 11262 | 代理人： | 宁晓;郑霞 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 实施例是指透过同步时脉信号在高频率用于记忆体数据传输时减少耗电量。延迟锁相回路(DLL)电路是用于产生该同步时脉信号。DLL电路只要正在输出该同步时脉信号即消耗电量。描述节能装置及方法，其中，当记忆体数据存取活跃时启动该DLL电路，而当记忆体存取闲置时该DLL电路被关闭。 | ||
| 搜索关键词： | 时脉信号 电路 延迟锁相回路 记忆体 记忆体存取 记忆体装置 方法实施 节能设备 节能装置 数据传输 数据存取 消耗电量 高频率 耗电量 闲置 输出 | ||
【主权项】：
1.一种记忆体设备，其包括：延迟锁相回路DLL，具有DLL锁相时间；记忆体装置，具有初始数据存取延迟时间；以及记忆体控制器，具有控制器延迟时间，该记忆体控制器被配置以接收记忆体存取命令，且基于该记忆体存取命令、该控制器延迟时间、该初始数据存取延迟时间及该DLL锁相时间的接收，而提供DLL开启命令至该DLL，其中该控制器延迟时间及该初始数据存取延迟时间的总和超过该DLL锁相时间；动态计数器，耦合于该DLL，其中该动态计数器被配置以延迟该DLL开启命令的接收达一延迟，该延迟不超过该控制器延迟时间及该初始数据存取延迟时间的总和对于该DLL锁相时间的超过，且其中该动态计数器被配置以对该控制器延迟时间及该初始数据存取延迟时间中的一个或多个的即时改变作回应。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于赛普拉斯半导体公司，未经赛普拉斯半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380040574.5/，转载请声明来源钻瓜专利网。
- 上一篇：保护元件及电池组
- 下一篇：用于生成生物标志物签名的系统和方法
- 同类专利
- 一种地址匹配电路-201610646134.X
- 王礼维 - 武汉新芯集成电路制造有限公司
- 2016-08-09 - 2019-05-28 - G11C8/00
- 本发明涉及存储器地址侦测领域，尤其涉及应用于大容量存储器的一种地址匹配电路，包括一预充电电路、若干个比较电路以及并联的若干个放电电路；所述预充电电路的输出端连接至一匹配信号；每个所述比较电路的输出端分别连接至一放电电路的输入端；每个所述放电电路的输出端并联连接至所述匹配信号。本发明的地址匹配电路使用传输门和反相器组成基本的同或/异或单元，面积小、功耗低，地址匹配速度高，并且使用预充电和并行放电机制，实现大容量地址匹配结果输出。
- 地址检测电路和包括其的存储器件-201410437498.8
- 池性洙;许咏植 - 爱思开海力士有限公司
- 2014-08-29 - 2019-03-26 - G11C8/00
- 一种地址检测电路可以包括：一个或多个地址储存单元；初始化单元，适于删除具有大于N的值的储存在地址储存单元中的地址，其中，所述值通过将相应的地址被储存之后地址已经被输入的相应的总输入次数除以与储存的地址相对应的相应的输入次数来获得；检测单元，适于从储存在一个或多个地址储存单元中的地址中检测输入次数为参考次数或更多次的地址；以及选择单元，适于选择未储存地址的地址储存单元，并且将输入地址储存在选中的地址储存单元中。
- 用于使用延迟锁相回路的记忆体装置的节能设备及方法-201380040574.5
- Q·哈桑;C·兹特劳;S·罗斯内;S·迪布瓦 - 赛普拉斯半导体公司
- 2013-07-31 - 2018-06-01 - G11C8/00
- 实施例是指透过同步时脉信号在高频率用于记忆体数据传输时减少耗电量。延迟锁相回路(DLL)电路是用于产生该同步时脉信号。DLL电路只要正在输出该同步时脉信号即消耗电量。描述节能装置及方法，其中，当记忆体数据存取活跃时启动该DLL电路，而当记忆体存取闲置时该DLL电路被关闭。
- 存储控制器中的存储仿真-201680028889.1
- T·R·埃尔哈特 - 波利伍德有限责任公司
- 2016-03-21 - 2018-01-26 - G11C8/00
- 提供一种操作存储控制器的方法。所述方法包括从主机接收第一主机数据业务，用于存储在存储系统内的第一分区中，第一主机数据业务被格式化用于存储在第一类型的数据存储器中，以及将第一主机数据业务转换为存储数据，该存储数据被格式化用于存储在第二类型的数据存储器中。该方法还包括将存储数据存储在第一分区中，通过主机接口从主机接收读取请求，并且检索来自第一分区的存储数据的一些或全部。该方法还包括将存储数据的一些或全部格式化为与第一主机数据业务兼容的格式，并且以与第一类型的数据存储器相对应的配置将格式化的数据传输到主机。
- 存储控制器中的可配置多级纠错-201680028940.9
- T·R·埃尔哈特 - 波利伍德有限责任公司
- 2016-03-20 - 2018-01-19 - G11C8/00
- 一种操作存储控制器的方法，包括(a)从主机接收主机数据，用于存储在存储系统中的分区内，和(b)基于至少一个分区参数确定纠错代码级别的量。该方法还包括(c)将主机数据划分到多个有效负载中，(d)为有效负载提供元数据，(e)为有效负载和与每个有效负载相关联的元数据计算纠错代码，和(f)创建多个代码字，每个代码字包括有效负载和与有效负载对应的元数据和纠错代码。该方法包括(g)基于纠错代码级别的量，将代码字存储在存储系统中，或将代码字划分到多个进一步的有效负载中，根据步骤(d)至(g)反复地处理所述进一步的有效负载以提供纠错代码级别的量。
- 具有用于高可靠性操作的存储控制器的数据处理器和方法-201480049008.5
- 凯文·M·布朗德 - 超威半导体公司
- 2014-10-06 - 2016-04-20 - G11C8/00
- 一种数据处理器包括存储器访问代理和存储控制器。所述存储器访问代理产生到存储器的多个访问。所述存储控制器被耦接到所述存储器访问代理，并基于所述存储器的特性来按顺序安排所述多个存储器访问。所述存储器的所述特性包括行周期页面时间(tRCPAGE)，所述行周期页面时间(tRCPAGE)指示在预先确定的时间窗口内对所述存储器中的行的激活命令的可接受的数量。
- 用于媒体处理加速器的采集方法和装置-201280036339.6
- K·瓦伊蒂亚纳坦;B·G·雷迪 - 英特尔公司
- 2012-07-23 - 2014-04-09 - G11C8/00
- 描述了装置、系统和方法，包括将高速缓冲存储器线至少划分为最高有效部分和次最高有效部分，将高速缓冲存储器线内容存储在寄存器阵列中，以使得每一个高速缓冲存储器线的最高有效部分存储在寄存器阵列的第一行中且每一个高速缓冲存储器线的次最高有效部分存储在寄存器阵列的第二行中。第一行的第一寄存器部分的内容可以提供给桶形移位器，其中，可以对齐该内容且随后将该内容存储在缓冲器中。
- 用于存储器故障容限的方法和设备-201280032248.5
- 柯蒂斯·凌;瓦季姆·斯莫利亚科夫;蒂莫西·加拉格尔;格伦·古拉克 - 麦利尔公司
- 2012-02-06 - 2014-03-05 - G11C8/00
- 可使用多条数据线和多条位线来写入到存储器单元阵列和／或从存储器单元阵列读取。切换元件可在所述多条数据线与所述多条位线之间的不同映射中进行选择。所述阵列可(例如)由N个存储器单元组成，所述多条位线可由N条位线组成，且所述多条数据线可由N条数据线组成，其中N为大于1的整数。对于其中数据块将被写入到所述阵列的写入操作来说，可至少部分地基于所述数据块对所述存储器单元阵列中的有故障存储器单元的敏感程度来控制所述切换元件的配置。
- 测量初始化电路-201280016528.7
- 阿伦·威利;马炎涛 - 美光科技公司
- 2012-03-08 - 2013-12-18 - G11C8/00
- 本发明描述测量初始化电路。可通过两个停止信号中的任一者来停止开始信号穿过可变延迟线的传播。一个停止信号对应于参考时钟信号的上升沿。第二停止信号对应于所述参考时钟信号的下降沿。响应于所述第一停止信号及所述第二停止信号中的最先到达者而停止所述开始信号传播。因此，在一些实例中，可响应于所述参考时钟信号的上升或下降沿而停止穿过可变延迟线的开始信号传播。
- 半导体器件以及集成半导体器件-201110145906.9
- 岛田学;黑田真实 - 索尼公司
- 2011-06-01 - 2011-12-14 - G11C8/00
- 本发明提供了半导体器件和半导体集成器件。该半导体器件包括：半导体标识符保持部件，配置为保持用于标识半导体器件的半导体标识符；以及控制部件，配置以使得一旦在接收到保持半导体标识符的外部输入指令之后经过预定时间段，控制部件就发布保持紧接在下游的半导体器件的半导体标识符的指令给紧接在该半导体器件下游的半导体器件，以及在接收到外部输入指令的时间点与发布保持其半导体标识符的指令给紧接在下游的半导体器件的时间点之间的时间段期间，控制部件使得半导体标识符保持部件保持外部输入标识符。
- 用于降低电路复杂度的非二进制解码器架构以及控制信号逻辑-200980152545.1
- 马蒂亚斯·N·特罗科利 - 奈克斯特生物测定学公司
- 2009-11-04 - 2011-11-30 - G11C8/00
- 公开了一种解码器，其用于响应时钟信号输入顺序使能输出，其包括对应于X个解码器输出的X个逻辑级。每个逻辑级都具有多个输入，其中每个逻辑级都包括少于log2X个用于接收时钟信号输入的输入。
- 切换式接口堆叠裸片存储器架构-200980148540.1
- 乔·M·杰德罗;保罗·A·拉伯奇 - 美光科技公司
- 2009-10-29 - 2011-11-09 - G11C8/00
- 本文中所揭示的系统及方法包含可接收包含所请求存储器地址的存储器请求且可在不知晓是否需要修复地址的情况下将所述存储器请求直接发送到与堆叠式裸片存储器库相关联的地址解码器的那些系统及方法。如果对所述存储器请求的后续分析展示需要修复地址，那么可暂停对所述所请求存储器地址的过程中解码且起始对所述修复地址的解码。
- 逻辑单元操作-200980148541.6
- 特洛伊·A·曼宁 - 美光科技公司
- 2009-10-14 - 2011-11-09 - G11C8/00
- 本发明包含用于逻辑单元操作的方法及装置。一个装置实施例包含若干个逻辑单元，其中所述若干个逻辑单元中的每一者具有唯一地址。所述装置包含控制电路，所述控制电路耦合到所述若干个逻辑单元且任选地经配置以借助若干个命令中的一者及一个地址来控制所述若干个逻辑单元中的一者以上。
- 一种多层单元闪存读写方法、装置及存储设备-201010144789.X
- 李志雄;邓恩华 - 深圳市江波龙电子有限公司
- 2010-04-06 - 2011-10-12 - G11C8/00
- 本发明适用于闪存技术领域，提供了一种多层单元闪存读写方法、装置及存储设备，所述方法包括下述步骤：计算多层单元闪存中最低有效位页对应的存储地址，将数据写入所述最低有效位页对应的存储地址。在本发明实施例中，通过计算多层单元闪存中最低有效位页对应的存储地址，将数据写入最低有效位页对应的存储地址，提高了多层单元闪存的稳定性，由于只对多层单元闪存中稳定可靠的最低有效位页读写，相应的可以提高多层单元闪存存储设备的稳定性。
- 与标准存储器模块管脚兼容的存储器模块中的独立可控制和可重新配置的虚拟存储器设备-200880131477.6
- 安廷镐;N·P·朱皮;R·S·施赖伯 - 惠普开发有限公司
- 2008-08-08 - 2011-09-07 - G11C8/00
- 本发明各个实施例涉及多核存储器模块。在一个实施例中，存储器模块（500）包括：存储器芯片；以及多路分配器寄存器（502），其电子地连接到每一个所述存储器芯片和存储器控制器。所述存储器控制器根据变化的性能和/或能量效率需求将所述存储器芯片中的一个或多个分组为至少一个虚拟存储器设备。所述多路分配器寄存器（502）被配置为：接收标识所述虚拟存储器设备中的一个的命令，并且将所述命令发送到标识的虚拟存储器设备的存储器芯片。在特定实施例中，所述存储器芯片可以是动态随机存取存储器芯片。
- 存储器模块中独立受控的虚拟存储器设备-200880131469.1
- 安廷镐;N.P.朱皮;J.B.莱弗里奇 - 惠普开发有限公司
- 2008-08-08 - 2011-09-07 - G11C8/00
- 本发明的各个实施例涉及多核存储器模块。在一个实施例中，存储器模块（500）包括至少一个虚拟存储器设备和布置在该至少一个虚拟存储器设备和存储器控制器之间的多路分配器寄存器（502）。该多路分配器寄存器从该存储器控制器接收标识该至少一个虚拟存储器设备之一的命令且将该命令发送到标识的虚拟存储器设备。另外，该至少一个虚拟存储器设备包括至少一个存储器芯片。
- 存储器的电性地址与拓扑地址的转换方法-200910197117.2
- 闻华 - 中芯国际集成电路制造(上海)有限公司
- 2009-10-13 - 2011-05-04 - G11C8/00
- 本发明公开了一种存储器的电性地址与拓扑地址的转换方法，所述电性地址和所述拓扑地址分别具有相同位数的多个逻辑变量，通过将所述拓扑地址的任一个逻辑变量视为所述电性地址的所有逻辑变量的逻辑函数，从而采用奎因-麦克卢斯基算法求出所述拓扑地址的任一个逻辑变量的最简化表达式，或者将所述电性地址的任一个逻辑变量视为所述拓扑地址的所有逻辑变量的逻辑函数，从而采用奎因-麦克卢斯基算法求出所述电性地址的任一个逻辑变量的最简化表达式。
- 存储装置管理系统及方法、及其相关存储装置-200910138103.3
- 周继扬;周佩燕;林育中 - 英属开曼群岛商康帝国际科技股份有限公司
- 2009-04-30 - 2010-11-03 - G11C8/00
- 一种存储装置管理系统及方法。系统包括存储装置与电子装置。存储装置具有唯一辨识码、与包括多个分区的公开区域。每个分区包括解译模块。电子装置选择其中一个分区，从存储装置的选定的分区中读取解译模块，且执行解译模块。解译模块读取唯一辨识码，且转译此唯一辨识码为特定唯一辨识码。电子装置依据此特定唯一辨识码对于存储装置进行近端或远程的管理。
- 用于并行存储器阵列的块寻址-200880102231.6
- 戴维·埃格尔斯顿 - 美光科技公司
- 2008-06-30 - 2010-07-07 - G11C8/00
- 本发明揭示设备及方法，其提供两个或两个以上存储器阵列(502、504)的块的关联映射，使得可为了速度而以交替方式读取或可为了将数据提供到相对较宽的数据通道而平行地读取来自所述两个或两个以上存储器阵列的良好块的数据(例如数据页)。这避免需要处理器干预来存取数据且可通过在被配置的情况下提供交替读取来自两个或两个以上阵列(502、504)的数据的能力而增加数据吞吐量。举例来说，当一个阵列正将数据加载到高速缓冲存储器(206/208)时，存储器装置可正在提供已经加载到所述高速缓冲存储器(206/208)的数据。
- 固态存储器装置中的存储器单元的模拟感测-200880025242.9
- 维沙尔·萨林;辉俊胜;弗朗姬·F·鲁帕尔瓦尔 - 美光科技公司
- 2008-07-14 - 2010-06-23 - G11C8/00
- 本发明揭示一种存储器装置，其包含耦合到位线的取样与保持电路。所述取样与保持电路存储选定存储器单元的目标阈值电压。编程所述存储器单元且接着以经斜升读取电压检验所述存储器单元。将接通所述存储器单元的所述读取电压存储在所述取样与保持电路中。通过比较器电路将所述目标阈值电压与所述读取电压进行比较。当所述读取电压至少大致等于(即，大致等于且/或开始超过)所述目标阈值电压时，所述比较器电路产生禁止信号。
- 半导体存储装置及其字线驱动方法-200910133943.0
- 尹泰植;李康设 - 海力士半导体有限公司
- 2009-04-14 - 2010-03-17 - G11C8/00
- 本发明涉及半导体存储装置及其字线驱动方法。具有多个单元块的半导体存储装置包括：块解码单元，其配置成对用于选择相应单元块的输入地址进行解码以产生块选择信号；块信息地址产生单元，其配置成对块选择信号和用于选择相应单元块内的待启动的字线的分配地址执行逻辑运算，以产生仅在选择相应单元块时被启动的块信息地址；以及字线驱动单元，其配置成响应于块信息地址而选择字线。
- 行列访问端口分离的矩阵寄存器文件-200910043343.5
- 陈书明;万江华;刘衡竹;陈跃跃;孙书为;李振涛;鲁建壮 - 中国人民解放军国防科学技术大学
- 2009-05-11 - 2009-12-23 - G11C8/00
- 本发明公开了一种行列访问端口分离的矩阵寄存器文件，目的是提供一种行列访问端口分离、支持行列向量分段访问和行列向量同时读写的矩阵寄存器文件。它由矩阵寄存器文件主体和读写端口组成，矩阵寄存器文件主体由行读地址译码器、行读出数据缓冲器、行写地址译码器、列读地址译码器、列读出数据缓冲器、列写地址译码器以及存储单元阵列构成；存储单元阵列按行划分为N个存储单元行，N个存储单元行构成N个行向量寄存器；存储单元阵列按列划分为M个存储单元列，M个存储单元列构成M个列向量寄存器；读写端口由分离的行读端口、行写端口、列读端口和列写端口构成。本发明降低了同时访问行向量和列向量寄存器的代价，消除了矩阵转置操作，提高了运算效率。
- 共享存储器阵列p-阱的低电压列解码器-200780041631.6
- 马西米利亚诺·弗鲁利奥;斯特凡诺·苏里科;安德烈亚·萨科;达维德·曼弗雷 - 爱特梅尔公司
- 2007-10-29 - 2009-09-16 - G11C8/00
- 多个存储器子阵列(302A-302X)形成在p-阱区域(304)中。所述存储器子阵列(302A-302X)中的每一者具有至少一个一级列解码器(306A-306X)，所述一级列解码器(306A-306X)包括也形成在所述p-阱内的多个低电压MOS选择器晶体管。末级解码器(316)形成在所述p-阱区域(304)的外部且包括高电压MOS晶体管以向读出放大器(320)阵列中的一读出放大器提供输出信号。在存储器擦除操作模式期间，提供高电压以偏置所述p-阱区域(304)且启动多个高电压开关(326A-326X)以向所述一级列解码器(306A 306X)中的所述选择器晶体管的栅极端子提供高电压。
- 具有电平转换字线驱动器的存储器及其方法-200780017610.0
- T·W·里斯顿;S·P·乔德休里-纳格尔;P·H·佩雷三世 - 飞思卡尔半导体公司
- 2007-03-22 - 2009-05-27 - G11C8/00
- 一种存储器(102)，包括包含多个字线的位单元阵列(120)和具有提供预解码值的输出端的地址解码电路(116)。地址解码电路(116)包括具有第一栅极氧化物厚度的第一组晶体管。存储器(102)还包括字线驱动电路(118)，字线驱动电路具有耦合到地址解码电路(116)的输出端的输入端以及多个输出端，每个输出端耦合到所述多个字线的相应字线。字线驱动器包括具有大于第一栅极氧化物厚度的第二栅极氧化物厚度的第二组晶体管。还提供了使所述存储器工作的方法。
- 带有钟控读出放大器的存储器-200780011128.6
- 佩里·H·派莱伊三世 - 飞思卡尔半导体公司
- 2007-02-22 - 2009-05-06 - G11C8/00
- 在一种形式中，存储器(10)及其方法具有存储器阵列(12)，其具有多个列位线以及相交的多个行字线(36)、(38)。控制电路(20、22、24、26)被耦合到存储器阵列用于在连续的存储器周期中连续地存取在存储器阵列(12)中预定的位的位置。控制电路在预定的存储器周期的开始时刻读出存储器阵列中的数据。存储器周期的时序由存储器系统时钟(CSYS)的单个外部时钟边缘确定。在单个存储器周期中，存储器(40、42)最初执行读出功能，接着至少执行给位线预充电，寻址以及展开将被读出的信号的功能。在一种形式中，每个连续的存储器时钟是不大于存储器系统时钟的单个时段的时段。
- 具有多个地址、数据及命令总线的存储器装置及方法-200680027440.X
- 詹姆斯·卡勒姆;杰弗里·赖特 - 美光科技公司
- 2006-07-13 - 2009-04-01 - G11C8/00
- 一种动态随机存取存储器(“DRAM”)装置包括一对通过地址多路复用器(66)选择性地耦合到外部地址总线的内部地址总线，及一对通过数据多路复用器选择性地耦合到外部数据总线的内部数据总线。所述DRAM装置还包括用于每一存储器单元组的组多路复用器(80)，所述组多路复用器(80)选择性地将所述内部地址总线中的一者及所述内部数据总线中的一者耦合到相应的存储器单元组。命令解码器(30)所产生的选择信号致使所述多路复用器响应于所述命令解码器接收的每一存储器命令而选择交替的内部地址及数据总线。
- 嵌入式存储器中的位线预充电-200780006887.3
- 拉温德拉·拉马拉朱 - 飞思卡尔半导体公司
- 2007-02-08 - 2009-03-18 - G11C8/00
- 一种集成电路器件(100)包括第一锁存器(204)，其具有用于接收第一预解码值的第一输入，用于接收第一时钟信号的第二输入，和用于响应第一时钟信号的边缘事件提供锁存的第一预解码值的输出。该集成电路器件(100)进一步包括存储器组件(104)。该存储器组件(104)包括用于接收锁存的第一预解码值和锁存的第二预解码值的输入、第一位线(514)、和联接到第一位线的多个字线。每个字线与锁存的第二预解码值的对应比特相关联。该集成电路器件(100)进一步包括逻辑，其具有用于接收锁存的第一预解码值的对应比特的输入。该逻辑(404)用于仅直接响应锁存的第一预解码值的对应比特处的值，对第一位线预充电。
- 半导体存储器件和数据存储方法-200810144032.3
- 石崎达也;中村博功;黑川敬之;牛越谦一 - 恩益禧电子股份有限公司
- 2008-07-23 - 2009-03-11 - G11C8/00
- 按照本发明的一个方面，提供了一种半导体存储器件，用于基于数据的坐标信息而存储限定多维空间的数据，包括：单元阵列，具有以网格模式排列的存储单元，用于存储数据；字线选择器，用于选择和驱动多条字线的任何一条，其激活在行方向上排列的存储单元；写入放大器和多个读出放大器，用于向在列方向上排列的存储单元写入数据和从其读取数据；放大器选择器，用于向所选择的一个写入放大器输入数据和从所选择的读出放大器输出数据；以及，地址转换电路，根据数据的坐标信息产生要向字线选择器提供的行地址，并且通过将数据的坐标信息转换为一维信息来产生要被提供到放大器选择器的列地址。
- 专利分类
