[实用新型]一种变频器主板测试装置有效
| 申请号： | 201320532967.5 | 申请日： | 2013-08-29 |
| 公开（公告）号： | CN203587761U | 公开（公告）日： | 2014-05-07 |
| 发明（设计）人： | 谢继友;谢继国;林信富 | 申请（专利权）人： | 台州市菱士达电器有限公司 |
| 主分类号： | G01R31/317 | 分类号： | G01R31/317 |
| 代理公司： | 北京联瑞联丰知识产权代理事务所(普通合伙) 11411 | 代理人： | 高文迪 |
| 地址： | 317523 浙江省台州市温岭*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种变频器主板测试装置，涉及变频器主板测试领域，解决了现有技术测试单一、不能自动读取及修改主板参数的问题。该测试装置包括测试架、设在测试架上的测试主板以及与测试主板连接的输入单元，测试主板包括以单片机为核心的主控制模块以及与之连接的辅助模块，测试主板上设有LCD模组和485通信接口，通过RS485串行总线可使测试主板与被测主板进行串口通信。测试时根据被测主板的各项参数，通过输入单元可对相应参数进行修改，测试主板对采样参数与设定的参数进行比较，计算和显示出正确值和错误值，并输出错误代码，在检出错误后可读取和修改主板参数，做到检测与维修在一个测试设备上同步进行，大大提高了效率。 | ||
| 搜索关键词： | 一种 变频器 主板 测试 装置 | ||
【主权项】：
一种变频器主板测试装置，包括测试主板和分别与测试主板连接的输入单元和转接板，所述转接板与电连接被测主板的顶针板连接，其特征在于，所述测试主板上还设有LCD模组和485通信接口，所述测试主板通过串行总线与转接板连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台州市菱士达电器有限公司，未经台州市菱士达电器有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201320532967.5/，转载请声明来源钻瓜专利网。
- 上一篇：一种配电网拓扑布图方法
- 下一篇：糖果型软胶囊
- 同类专利
- 借助辐射引发的翻转的数字测试-201910307845.8
- D·J·伯多;K·B·埃里顿 - 恩智浦美国有限公司
- 2019-04-17 - 2019-10-29 - G01R31/317
- 本发明涉及借助辐射引发的翻转的数字测试。当在集成电路的位置处引起辐射翻转时对所述集成电路执行数字测试。针对每个数字测试，从所述数字测试的预期输出进行关于是否存在所述数字测试的输出的变化的确定。如果存在变化，那么指示所述变化的时间。在一个例子中，可从所述变化的所述时间确定所述数字电路中的缺陷的位置。在其它实施例中，可从所述时间进行所述数字电路的映射。
- 一种故障检测设备及故障检测方法-201610525246.X
- 薛飞;冷晓江 - 四川九洲电器集团有限责任公司
- 2016-07-04 - 2019-10-15 - G01R31/317
- 本发明公开了一种故障检测设备及故障检测方法，包括：仿真器，用于下载第一测试程序；闪存芯片，与所述仿真器连接，用于存储所述第一测试程序；可编程逻辑器件，与所述闪存芯片连接；其中，当所述故障检测设备与一数字处理装置连接时，所述故障检测设备通过所述可编程逻辑器件从所述闪存芯片中读取并运行所述第一测试程序，获取所述数字处理装置的管脚的管脚工作状态，以根据所述管脚工作状态确定所述数字处理装置是否存在故障。通过本发明提供的技术方案，用于解决现有技术中数字处理装置的故障检测过程较为复杂。
- 一种基于FPGA电气信号检测的主板自检装置及方法-201910490979.8
- 陈传前;曾清祺 - 福建星网智慧科技股份有限公司
- 2019-06-06 - 2019-09-20 - G01R31/317
- 本发明提供了一种基于FPGA电气信号检测的主板自检装置，包括主板以及设置于所述主板上的ADC、FPGA、CPU和外挂FLASH；所述FPGA通过ADC与主板的主板信号接口连接，所述外挂FLASH和CPU分别与FPGA连接。本发明还提供一种基于FPGA电气信号检测的主板自检方法，实现全面集中自检，无需外接仪器，降低设备成本与人工成本，同时实现可回溯。
- 一种数字MEMS陀螺仪芯片的免焊接测试系统-201910373121.3
- 程友信;周奂斌;王超;张书文;姜清秀;李德炎;黄政 - 湖北三江航天万峰科技发展有限公司
- 2019-05-06 - 2019-09-10 - G01R31/317
- 本发明公开了一种数字MEMS陀螺仪芯片免焊接测试系统，包括测试座和数据采集电路板；测试座的底座上设有用于容纳数字MEMS陀螺仪芯片的凹槽，芯片插入凹槽内并通过该凹槽下方的探针与数据采集电路板进行电气连接；数据采集电路板包括DSP处理器和电平转换电路；DSP处理器接收外部输入的数据采集指令并根据数据采集指令采集数字MEMS陀螺仪芯片输出的数字量电压；电平转换电路将该数字量电压转换为DSP处理器所需的电压；DSP处理器读取电平转换后的数字量电压并进行解码处理，实现数字MEMS陀螺仪芯片的角速率和温度数据的采集；本发明能够有效筛选出有缺陷的不合格芯片，且数字MEMS陀螺仪芯片无需与印制电路板焊接，可避免浪费物料和生产进度，降低产品的生产成本。
- 一种模拟电路参数校准的调试系统及方法-201910448011.9
- 周海峰;王志平;秦岭 - 宁波芯路通讯科技有限公司
- 2019-05-27 - 2019-09-06 - G01R31/317
- 本发明涉及模拟电路的调试技术领域，尤其涉及一种模拟电路参数校准的调试系统，包括：芯片复位控制线用于复位芯片并进入自动校准进程；芯片输出基准电压线用于输出芯片当前的实际基准电压；标准电压单元用于提供一预设基准电压作为调试的参考值；电压比较单元的输出端通过一电压反馈线连接芯片的第二输入端，电压反馈线用于向芯片发送用于表示当前的实际基准电压是否达到预设基准电压的反馈信号；指示单元，用于指示自动校准进程是否完成。有益效果：减少了样片调试阶段的测试设备，样片阶段和量产阶段的调试都是采用数据并行操作的方式进行，时钟速度和数据操作的位宽都要高出许多倍，有效地提高了校准的效率，降低芯片的测试成本。
- 针对安全并且有保障的汽车应用的超快自主时钟监测电路-201780013804.7
- V·班萨尔;R·古拉蒂;P·贾殷;R·阿万齐 - 高通股份有限公司
- 2017-02-01 - 2019-09-03 - G01R31/317
- 各个方面包括时钟监测单元/组件，其被配置为在不使用参考时钟的情况下，利用要求的用于支持汽车自动化系统的速度来重复/持续地监测时钟。时钟监测单元/组件可以被配置为对被监测的时钟的变化或异常进行识别、报告和/或响应，并且发起动作以防止变化造成或导致故障或针对攻击的弱点。各个方面中的时钟监测单元/组件可以被配置、被组织或者被安排为进行操作，使得电路不受操控、修改、篡改、黑客攻击和其它攻击的影响或者对以上各项有抵抗力。
- 一种综合调试器-201821846813.2
- 杜建平;方帅兵;范朋;李静;乔真真 - 新开普电子股份有限公司
- 2018-11-10 - 2019-08-06 - G01R31/317
- 本实用新型提供一种综合调试器，包括适配头接口；接口保护模块；电源管理模块；电网载波信号耦合采样单元；LCD显示模组；后备电源系统；载波模块接口；ARM9核心板；GPRS模块接口和状态指示模块等。本实用新型提供的综合调试器具有响应速度快、测试稳定、存储管理功能强大、支持远程数据交互的优点。
- 一种面向集成微系统的内建芯片健康状态自监测方法-201710619528.0
- 任永正;陆振林;荣金叶;焦烨;韩逸飞;王建永;祝长民;李楠;王枭鸿;李璟 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2017-07-26 - 2019-07-23 - G01R31/317
- 本发明涉及一种面向集成微系统的内建芯片健康状态自监测方法，在集成微系统内设置电压采集电路、电流采集电路、实时时钟电路；集成微系统包括处理器、状态显示电路、通信电路、存储电路；将采集的电源电压、工作电流进行健康分析，如果数据在正确的阈值范围内，则在状态标记数组中进行正确信息记录，记录运行时间；如果数据不在正确的阈值范围内，表明错误发生，在状态标记数组中进行错误信息记录；驱动状态显示电路进行显示。本发明在集成微系统内部，构建了健康状态自检测方法，使得集成微系统在装机后，仍然能够对电特性的检测，实现对自身健康状态的分析和预测，解决了集成微系统在应用后，工作电流无法精确测试的问题。
- 带有内部稳压器的电源毛刺检测电路-201710769874.7
- 徐一;马永旺;何洋;陈奎林;符令;胡毅 - 北京智芯微电子科技有限公司;国网信息通信产业集团有限公司;国家电网公司
- 2017-08-31 - 2019-07-23 - G01R31/317
- 本发明公开了一种带有内部稳压器的电源毛刺检测电路，包括：稳压模块，该稳压模块包括稳压器，稳压模块用于产生稳定的与芯片高压电源VDDH无关的电压输出VR_OUT；毛刺检测模块，其被构造为检测电源glitch并输出报警信号，电压输出VR_OUT作为毛刺检测模块的电源；电平转换输入模块，用于将来自Core电源域的数字信号转换为VR_OUT电源域的数字信号；以及电平转换输出模块，用于将来自VR_OUT电源域的数字信号转换为Core电源域的数字信号。本发明的电源毛刺检测电路的电源具有较高的独立性、抗干扰性，能够提升PGD电路工作时的稳定性和可靠性，对glitch攻击的响应速度快，且判断glitch触发点精准性高。
- 一种序列脉冲部分下降沿加抖的装置-201710446127.X
- 付在明;刘航麟;黄建国;赵贻玖 - 电子科技大学
- 2017-06-14 - 2019-07-12 - G01R31/317
- 本发明公开了一种序列脉冲部分下降沿加抖的装置，将输入序列脉冲通过同步后的门控信号截取，得到需要在下降沿加载抖动的部分和门控信号之外的无需加载抖动的部分，对于需要加载抖动的部分序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器时钟和下降沿信号作为复位信号使得序列脉冲在上升沿来时拉高，下降沿来时拉低，实现对该部分序列脉冲信号的下降沿加抖后的波形合成，得到完整的部分下降沿加抖的序列脉冲信号。
- 时钟杂散降低技术-201480065785.9
- L·罗马诺 - 马维尔国际贸易有限公司
- 2014-10-21 - 2019-07-12 - G01R31/317
- 本公开内容的各方面提供一种具有抖动时钟发生器的电路。抖动时钟发生器被配置为将具有受控特性的抖动添加到具有一时钟频率的第一时钟信号以生成要由收发器用于以一射频操作的第二时钟信号。具有受控特性的抖动调节在收发器的射频处的时钟谐波。
- 具有用于超声芯片调试的超声换能器的处理器芯片-201580009977.2
- 阿南德·达巴克;克莱夫·比特尔斯通 - 德州仪器公司
- 2015-03-11 - 2019-06-25 - G01R31/317
- 本发明提供一种收发器装置组合(100)，其包含第一超声换能器(140)及包含中央处理单元CPU(111)的处理器芯片(110)。存储器(112)耦合到所述CPU(111)，所述存储器(112)包含所存储的超声通信软件(119)，其用于使所述处理器芯片(110)变为用于经由具有第二超声换能器的主机计算装置所驱动的超声探针的目标装置，以一起执行对所述处理器芯片(110)的超声调试。所述收发器装置组合(100)包含：发射路径，其包含具有由所述CPU(111)的输出驱动的输入的超声驱动器(126)，其中所述超声驱动器(126)的输出经耦合以驱动所述第一超声换能器(140)的输入发射超声信号；及接收路径，其包含模拟信号处理电路，其响应于从所述超声探针所接收到的超声信号将所述第一超声换能器(140)的输出耦合到所述CPU(111)的输入。
- 一种序列脉冲上升沿加抖的装置-201710446135.4
- 付在明;刘航麟;黄建国;赵贻玖 - 电子科技大学
- 2017-06-14 - 2019-06-14 - G01R31/317
- 本发明公开了一种序列脉冲上升沿加抖的装置，对于需要加载抖动的序列脉冲波形分解为上升沿信号与下降沿信号，将抖动转化为延迟定时控制加载到上升沿，上升沿信号作为触发器的时钟和下降沿信号作为复位信号使得序列脉冲信号在上升沿到来时拉高，下降沿到来时拉低，实现对该部分序列脉冲信号的上升沿加抖的波形合成；其中，上升沿在可编程延迟线的作用下时延，由于时延的数值是可编程控制的，因此上升沿到来的时刻随控制数据变化，由上升沿和下降沿合成的序列脉冲信号的上升沿就产生了周期的抖动，因而，上升沿可以加载可编程的抖动，具有非常好的扩展性和灵活性。
- 一种数字集成电路测试系统-201711223490.1
- 不公告发明人 - 泰瑞科微电子（淮安）有限公司
- 2017-11-29 - 2019-06-04 - G01R31/317
- 本发明公开了一种数字集成电路测试系统，本发明系统硬件可提供最多32管脚的数字集成电路测试,测试向量深度可达2M,最快实现10M的测试频率,并可根据所测芯片的类型选择相应的测试项目。测试系统软件分为三大模块:下层ARM程序模块、USB驱动模块、上位机软件模块。其中下层ARM程序采用ADS1.2开发工具进行开发,实现各个测试板的驱动程序和ARM内核主程序;USB驱动模块借助VC6.0工具设计完成,USB总线的接口驱动程序,实现ARM与上位机的通信;上位机模块使用C#语言在VS2008下开发完成,是用户的操作模块,供用户设置测试工程数据,而整个工程的所有数据信息通过SQL Server2000保存。
- 直接数字频率合成器电路动态参数测试系统及方法-201710186346.9
- 宋国栋;隽扬;陈钟鹏;刘士全 - 中国电子科技集团公司第五十八研究所
- 2017-03-27 - 2019-06-04 - G01R31/317
- 本发明公开了一种DDS电路动态参数测试系统及方法，该方法包括：测试系统向设置有待测试的DDS电路的DUT板输入与DDS电路功能对应的测试向量，并控制高相噪信号发生器、和低噪声的电源生成DUT板需要的时钟信号和电压；DUT板在时钟信号的控制下输出与测试向量对应的输出信号，频谱分析仪和相位噪声测试仪在接收该信号后产生相应数据并返回测试系统，测试系统利用采样数据和预先设置的数值范围进行比较，确定DDS电路是否合格。本发明成功地对DDS电路进行自动化测试，解决了传统手动测试DDS电路动态参数时的测试难题，大大提高了DDS电路动态参数的测试效率，节约了测试成本。
- 反熔丝FPGA的调试电路板及其调试方法-201811598706.7
- 何云丰;关海南 - 中国科学院长春光学精密机械与物理研究所
- 2018-12-26 - 2019-05-21 - G01R31/317
- 本发明公开了一种反熔丝FPGA的调试电路板及其调试方法，其中，该反熔丝FPGA的调试电路板，包括：反熔丝FPGA应用扩展板，其上焊接有多个双排插针；反熔丝FPGA扩展板，其底面焊接有与多个双排插针对应的多个双排插座，且顶面焊接有反熔丝扩展座，反熔丝扩展座用于搁置待调试反熔丝FPGA。本发明通过双排插针和双排插座实现反熔丝FPGA应用扩展板与反熔丝FPGA扩展板两者之间的调试前连接和调试后分离，因此，既无需解焊反熔丝FPGA扩展板，也无需使用板间连接器，从而既提升了调试速率以及调试后反熔丝FPGA应用扩展板的质量，也致使调试后反熔丝FPGA应用扩展板的体积更加小型化，以满足空间载荷研制越来越小型化的发展趋势。
- 一种基于FPGA/MCU的CPLD芯片的测试板-201811644394.9
- 段媛媛;田军;贾红;程显志;陈维新;韦嶔 - 西安智多晶微电子有限公司
- 2018-12-29 - 2019-05-17 - G01R31/317
- 本发明涉及一种基于FPGA/MCU的CPLD芯片的测试板，包括：子板，所述子板上设置有测试座安装区；主板，所述主板位于所述子板的下方并与所述子板连接；所述主板上设置有FPGA芯片和MCU芯片，所述FPGA芯片与所述子板连接；所述MCU芯片与所述FPGA芯片连接；测试座，所述测试座设置于所述测试座安装区内；待测CPLD芯片设置于所述测试座内，所述待测CPLD芯片与所述子板连接。通过这种结构，可以更方便CPLD芯片在实验室内的全性能测试，同时减少了时间成本和经济成本。
- 一种多芯片间高速互连测试方法-201910180305.8
- 何立柱;冯建华 - 世芯电子科技（无锡）有限公司
- 2019-03-11 - 2019-05-17 - G01R31/317
- 本发明公开了一种多芯片间高速互连测试方法，在DFT可测性设计阶段，引入mbio_test_top模块插入到电路中；根据电路图，制造芯片；之后将芯片放置在测试机的板卡上面，使板卡上面的探头和芯片连接；测试机根据外部提供的测试向量来测试芯片，对芯片进行芯片内回环测试和芯片间外部回环测试，且测试时钟由PLL引入，通过控制mbio_test_top模块，来控制芯片间的互连通信；可以高速测试，测试向量的灵活性高，可以通过测试机进行测试，测试方式不局限，测试过程简单方便、灵活，便于使用和推广。
- 一种片上测试单元及结构-201811618125.5
- 郭燕萍;闫珍珍;许婷;卜建辉;刘海南;罗家俊;韩郑生 - 中国科学院微电子研究所
- 2018-12-28 - 2019-05-14 - G01R31/317
- 本发明实施例提供一种片上测试单元及结构，其中所述片上测试单元包括：逻辑单元与异或门电路，所述逻辑单元为两个及两个以上，每个所述逻辑单元重复级联，级联后形成的整体的输入端和输出端分别与所述异或门电路的第一输入端和第二输入端连接。本发明的片上测试单元及结构解决了目前逻辑单元的参数测试时开销较大，不利于大规模逻辑单元的参数化测试的问题。
- 一种异步FIFO特殊功能测试方法-201710002496.X
- 张晓羽 - 航天科工防御技术研究试验中心
- 2017-01-03 - 2019-05-14 - G01R31/317
- 本发明公开了一种异步FIFO(First Input First Output)特殊功能测试方法，所述方法包括：将被测器件与测试系统平台连接；在测试系统平台上定义包括电源管脚在内的相关管脚参数；定义包括电源电平、输入脉冲电平在内的相关电平参数，并为相关参数赋值；在功能测试中测试
管脚和
管脚在脉冲之后的低电平部分，在交流测试中测试
管脚和
管脚脉冲的高电平部分。所述方法完成了对Read Data Flow Through和Write Data Flow Through的功能测试，从而填补了对此类器件该项测试上的空白，提高了测试覆盖率，提高了异步FIFO测试能力。且在执行测试过程中，采用Spec Search方法测试交流参数tWEF和tRFF来验证两种模式的功能，有效地提高了测试效率。
- 测试固定装置-201780054619.2
- 安东尼·J·舒托;约瑟夫·弗朗西斯·瑞因;约翰·P·托斯卡诺;约翰·约瑟夫·阿雷纳 - 泰拉丁公司
- 2017-09-08 - 2019-04-19 - G01R31/317
- 本发明涉及示例性测试固定装置，所述测试固定装置接合测试仪和待测单元(UUT)，所述测试固定装置包括以下各项：第一电触点，所述第一电触点面向所述测试仪；第二电触点，所述第二电触点面向所述UUT；基板，所述基板由印刷的第一材料节段构成，其中所述第一材料是非导电的，并且其中所述基板在所述第一电触点和所述第二电触点之间；以及结构，所述结构穿过所述基板，其中所述结构包括第二材料节段，其中所述第二材料是导电的，并且其中所述结构中的至少一个电连接第一电触点和第二电触点。
- 一种基于ATE的芯片测试方法-201811313153.6
- 颜军;赵历;唐芳福;龚永红 - 珠海欧比特宇航科技股份有限公司
- 2018-11-06 - 2019-04-16 - G01R31/317
- 本发明涉及一种基于ATE的芯片测试方法，适于对S698PM芯片SRAM进行测试，属于集成电路测试技术领域。该方法包括如下步骤：A.使用仿真器编译芯片测试代码并进行相关配置，得到仿真配置文件；B.运行得到的仿真配置文件进行仿真，记录相关信息，得到仿真文件；C.将仿真文件转换为ATE测试机台兼容的矢量文件；D.将芯片连接至ATE测试机台，导入得到的矢量文件，启动预置的ATE测试程序并根据芯片测试规范进行相关配置；E.配置好ATE测试程序后，选择待测试项，运行ATE测试机台对SRAM进行相应测试。该方法可以快速精确地发现芯片的异常现象，提高SOC芯片测试效率，缩短测试周期，降低测试成本。
- 一种探针式故障注入板卡-201811577068.0
- 毕思明;郭世勇;张超峰;辛战豪;陈昊 - 中国航空工业集团公司洛阳电光设备研究所
- 2018-12-23 - 2019-04-16 - G01R31/317
- 本发明提出一种探针式故障注入板卡，包括FPGA控制电路、探针故障注入电路和若干探针；探针故障注入电路分为后驱动故障注入电路和开关级联故障注入电路；后驱动故障注入方式可以将受测电路中的芯片管脚强制拉高或拉低以改变芯片管脚的输出逻辑，开关级联故障注入方式可以选用电阻、电容或二极管等桥接在受测电路的两点上从而改变受测电路的物理链路结构。本发明可以在不对装备自身进行任何改动的条件下，通过探针的接入改变装备电路芯片管脚状态或改变装备信号传输链路中物理结构，直接将故障应力注入到装备中，从而模拟装备的故障模式发生，进行测试性验证。
- 数字电路输出锁死或无输出故障的测试方法-201610738255.7
- 陈文豪;赖作镁 - 中国电子科技集团公司第十研究所
- 2016-08-26 - 2019-03-19 - G01R31/317
- 本发明提出了一种数字电路固定故障或开路故障的测试方法。利用本发明可以在线诊断数字电路的输出故障，降低系统虚警率。本发明通过下述技术方案予以实现：在同或比较器的两路输入端分别电连接锁存器1和通过延时器串联的锁存器2；同或比较器对来自数字电路系统上器件当前时刻输出的数据信号，首先通过延时电路串联的锁存器2构成的延时与锁存电路，将输入的当前数据延时一个时刻后送入锁存器2进行锁存；同或比较器将锁存器2前一时刻锁存数据与锁存器1当前输出时刻锁存数据进行同或运算比较，判断连续多次比较结果是否一致，不一致则表示电路输出正常，一致则表示数字电路输出出现固定故障和开路故障，实现数字电路系统故障在线测试诊断。
- 数字测试装置及系统-201821164247.7
- 张悦 - 北京悦芯科技有限公司
- 2018-07-20 - 2019-03-15 - G01R31/317
- 本实用新型提供一种数字测试装置及系统，涉及集成电路测试技术领域。该数字测试装置包括控制器、信号发生器、至少两个接口单元、脉冲发生器、比较器及存储器，其中，所述存储器预先存储有激励信号。所述信号发生器与所述控制器连接；所述至少两个接口单元与所述控制器连接；所述脉冲发生器与所述控制器连接；所述比较器与所述控制器连接；所述存储器与所述控制器连接。本方案提供的数字测试装置及系统结构简单，易于实现，利用至少两个接口单元，可同时对多个待测芯片进行测试，进而有助于提高测试效率。
- 基于触发器链的逻辑电路单粒子效应测试方法-201610793863.8
- 陈荣梅;陈伟;郭晓强;丁李利;郭红霞;赵雯;王园明;张凤祁;罗尹虹;刘以农 - 西北核技术研究所;清华大学
- 2016-08-31 - 2019-03-05 - G01R31/317
- 本发明涉及一种基于触发器链的逻辑电路单粒子效应测试方法。包括一下步骤：1】基于某个工艺节点设计多级数触发器链；2】对触发器链进行版图设计，再进行版图寄生参数提取；3】利用某个重离子LET值的辐射源进行单粒子效应实验；4】通过时钟信号得到触发器主从锁存器的单粒子翻转截面比值∈；5】通过下列公式计算不同频率下的触发器单粒子翻转的时间敏感因子TVF；6】通过步骤3】和步骤5】得到多级触发器链中组合逻辑单元单粒子瞬态引起的软错误截面；然后对实验结果进行线性拟合。本发明提供了一种准确评估基于触发器链的逻辑电路的单粒子效应的测试方法。
- 一种FPGA功能模块仿真验证方法及其系统-201480013747.9
- 王元鹏;樊平;耿嘉 - 京微雅格（北京）科技有限公司
- 2014-12-30 - 2019-03-05 - G01R31/317
- 一种FPGA功能模块仿真验证方法及其系统，该方法包括：通过枚举各个FPGA功能模块全部的参数特征，产生全部的测试用例(101)；根据输入的待测FPGA功能模块类型和参数特征，产生匹配相应待测FPGA功能模块配置的仿真测试平台(102)；仿真测试平台根据输入的待测FPGA功能模块参数特征，随机生成测试激励和相应的期望输出，将期望输出与测试激励施加在待测FPGA功能模块对应的测试用例后的实际输出进行比较，根据比较结果输出待测FPGA功能模块的测试报告(103)。基于FPGA功能模块的全部参数特征信息获取全部的测试用例，大大提升了测试覆盖率。
- 一种自动化时钟频率测量及标定系统及方法-201610804947.7
- 庞新洁 - 芯海科技（深圳）股份有限公司
- 2016-09-06 - 2019-02-15 - G01R31/317
- 本发明公开了一种自动化时钟频率测量及标定系统及方法，该系统构包括有电源系统、指令控制模块、数据存储模块、自适应电压控制及烧录电源控制模块、通信接口模块、时钟频率测量模块、芯片时钟频率标定模块、时钟频率算法处理模块、智能仪表控制模块、时钟标定模块。本发明可以实现在较少的成本下对集成性或者专业性芯片的时钟频率测试及标定，为保证频率标定的准确性，实现对高精度时钟频率标定的需求，解决在少投入大效益下满足客户使用需求，同时节省芯片设计成本和提高开发效率。
- 一种综合调试器-201811334843.X
- 杜建平;陈飞飞;李荣幸;梁秋虹;李敬宁 - 新开普电子股份有限公司
- 2018-11-10 - 2019-02-01 - G01R31/317
- 本发明提供一种综合调试器，包括适配头接口；接口保护模块；电源管理模块；电网载波信号耦合采样单元；LCD显示模组；后备电源系统；载波模块接口；ARM9核心板；GPRS模块接口和状态指示模块等。本发明提供的综合调试器具有响应速度快、测试稳定、存储管理功能强大、支持远程数据交互的优点。
- 一种LATTICE 1032 CPLD的检测方法-201810941769.1
- 杨彬彬;曾垒;杨鲲;段超迪 - 国营芜湖机械厂
- 2018-08-17 - 2019-01-18 - G01R31/317
- 本发明涉及一种LATTICE 1032 CPLD的检测方法，包括寄存器功能测试和基本逻辑功能测试，通过输入时钟信号，检测相应引脚输出的分频信号判断CPLD的寄存器功能是否正常，通过输入输出检测，使用发光二极管判断被测CPLD的IO输入输出功能是否正常。本发明可以实现LATTICE 1032CPLD的元器件筛选和故障检测，很大程度地降低生产过程中的浪费，节约资源，降低成本，本发明操作过程简单，易于操作，具有很好的实用性。
- 专利分类
