[发明专利]无结MOS FET器件的制备方法无效
申请号: | 201310631803.2 | 申请日: | 2013-11-29 |
公开(公告)号: | CN103700631A | 公开(公告)日: | 2014-04-02 |
发明(设计)人: | 顾经纶 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L21/336;B82Y10/00 |
代理公司: | 上海申新律师事务所 31272 | 代理人: | 竺路玲 |
地址: | 201210 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种无结MOS FET器件的制备方法,在制备无结MOS FET器件的工艺中,通过引入应力工程,使张应力被记忆留在N型MOSFET器件区以提高NMOS的电子迁移率,同时将压应力被记忆留在在P型MOSFET器件区以提高PMOS的空穴迁移率,克服了现有技术中制备出的无结MOSFET载流子迁移率偏低的缺点,提高了器件的驱动电流,进而带来了器件性能的提升,同时制程变动较小,实现成本较低。 | ||
搜索关键词: | mos fet 器件 制备 方法 | ||
【主权项】:
一种无结MOS FET器件的制备方法,其特征在于,包括以下步骤:步骤S1:提供一衬底,用以制备第一器件区和第二器件区;在该衬底上形成纳米线结构;步骤S2:在所述纳米线结构表面制备形成一层牺牲氧化层后,对所述第一器件区和第二器件区的纳米线结构进行第一离子掺杂工艺;步骤S3:在所述牺牲氧化层上表面制备形成一单晶硅层后,对所述第一器件区和第二器件区的单晶硅层进行第二离子掺杂工艺;步骤S4:进行一退火工艺,将经过离子掺杂的单晶硅层转化为多晶硅层,刻蚀所述多晶硅层和氧化层形成栅极;步骤S5:在第一器件区和第二器件区分别制备一应力层将所述衬底及栅极的表面予以覆盖;步骤S6:通过进行一退火工艺后将应力记忆在第一器件区和第二器件区,并去除所述应力层;步骤S7:制备形成接触孔并进行金属填充。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310631803.2/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:一种三角面架式装饰壁挂件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造