[发明专利]电阻结构体、集成电路以及电阻结构体的制造方法在审
| 申请号： | 201310367349.4 | 申请日： | 2013-08-21 |
| 公开（公告）号： | CN103633072A | 公开（公告）日： | 2014-03-12 |
| 发明（设计）人： | 大竹久雄 | 申请（专利权）人： | 拉碧斯半导体株式会社 |
| 主分类号： | H01L23/64 | 分类号： | H01L23/64;H01L27/06;H01L21/02 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 舒艳君;李洋 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 发明涉及电阻结构体、集成电路以及电阻结构体的制造方法。能够防止由半导体基板与电阻元件之间的电位差引起的该电阻元件的电阻值变动，并且不会伴随占有面积的扩大而抑制该电阻元件的电阻值偏差。电阻结构体的n阱（11）被设置在半导体基板10的表层部。矩形形状的第1电阻元件（21）和第2电阻元件（22）经由绝缘膜（13）而被设置在n阱的上。第1、第2电阻元件被配置成彼此的长边对置。第1布线（31）与第1电阻元件的一端电连接。第2布线（32）与第2电阻元件的一端电连接。第3布线将第1电阻元件的另一端和第2电阻元件的另一端电连接。n阱与第1～第3布线中的任意一个布线电连接。 | ||
| 搜索关键词： | 电阻 结构 集成电路 以及 制造 方法 | ||
【主权项】：
一种电阻结构体，其特征在于，包括：导电层，其被设置于半导体基板的表层部；第1电阻元件，其经由绝缘膜被设置在所述导电层上且具有长边和短边；第2电阻元件，其经由所述绝缘膜被设置在所述导电层上且具有长边和短边，所述第2电阻元件被配置成该第2电阻元件的长边与所述第1电阻元件的长边对置；第1布线，其与所述第1电阻元件的一端电连接；第2布线，其与所述第2电阻元件的一端电连接；第3布线，其将所述第1电阻元件的另一端和所述第2电阻元件的另一端电连接；以及连接部，其将所述第1布线、所述第2布线以及所述第3布线中的任意一个布线和所述导电层电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于拉碧斯半导体株式会社，未经拉碧斯半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310367349.4/，转载请声明来源钻瓜专利网。
