[发明专利]电阻结构体、集成电路以及电阻结构体的制造方法

权利要求书

1.一种电阻结构体，其特征在于，包括：

导电层，其被设置于半导体基板的表层部；

第1电阻元件，其经由绝缘膜被设置在所述导电层上且具有长边和短边；

第2电阻元件，其经由所述绝缘膜被设置在所述导电层上且具有长边和短边，所述第2电阻元件被配置成该第2电阻元件的长边与所述第1电阻元件的长边对置；

第1布线，其与所述第1电阻元件的一端电连接；

第2布线，其与所述第2电阻元件的一端电连接；

第3布线，其将所述第1电阻元件的另一端和所述第2电阻元件的另一端电连接；以及

连接部，其将所述第1布线、所述第2布线以及所述第3布线中的任意一个布线和所述导电层电连接。

2.根据权利要求1所述的电阻结构体，其特征在于，

还包括第3电阻元件和第4电阻元件，所述第3电阻元件和第4电阻元件具有长边和短边，且被设置成将所述第1电阻元件和所述第2电阻元件夹在中间，

所述第3电阻元件以该第3电阻元件的长边与所述第1电阻元件的长边对置的方式与所述第1电阻元件邻接而配置，

所述第4电阻元件以该第4电阻元件的长边与所述第2电阻元件的长边对置的方式与所述第2电阻元件邻接而配置。

3.根据权利要求2所述的电阻结构体，其特征在于，

所述第3电阻元件与所述第1电阻元件之间的间隔和所述第4电阻元件与所述第2电阻元件之间的间隔与所述第1电阻元件与所述第2电阻元件之间的间隔相同。

4.根据权利要求2或者3所述的电阻结构体，其特征在于，

所述第3电阻元件和所述第4电阻元件与其他部分非电连接。

5.根据权利要求1～4中的任意一项所述的电阻结构体，其特征在于，

所述第1电阻元件与所述第2电阻元件具有相同形状和尺寸。

6.一种集成电路，其特征在于，是包括多个权利要求1～5中的任意一项所述的电阻结构体的集成电路，

包括分别将由所述第1电阻元件和所述第2电阻元件构成的合成电阻元件串联连接而构成的第1合成电阻和第2合成电阻。

7.根据权利要求6所述的集成电路，其特征在于，

构成所述第1合成电阻的电阻结构体和构成所述第2合成电阻的电阻结构体被交替配置。

8.一种电阻结构体的制造方法，其特征在于，包括：

在半导体基板的表层部形成导电层的工序；

在所述导电层上形成绝缘膜的工序；

在所述绝缘膜上形成具有长边和短边的第1电阻元件的工序；

在所述绝缘膜上形成具有长边和短边的第2电阻元件的工序，所述第2电阻元件的长边与所述第1电阻元件的长边对置；

形成与所述第1电阻元件的一端电连接的第1布线的工序；

形成与所述第2电阻元件的一端电连接的第2布线的工序；

形成将所述第1电阻元件的另一端和所述第2电阻元件的另一端电连接的第3布线的工序；以及

形成将所述第1布线、所述第2布线以及所述第3布线中的任意一个和所述导电层电连接的连接部的工序。

9.根据权利要求8所述的制造方法，其特征在于，包括：

形成所述第1电阻元件和所述第2电阻元件的工序；

在所述绝缘膜上对构成所述第1电阻元件和所述第2电阻元件的电阻体进行成膜的工序；

形成覆盖所述电阻体的表面的与所述第1电阻元件的形成区域对应的第1区域、与所述第2电阻元件的形成区域对应的第2区域、与所述第1区域隔开规定间隔而邻接的第3区域以及与所述第2区域隔开规定间隔而邻接的第4区域的光刻胶掩模的工序；以及

经由所述光刻胶掩模来对所述电阻体进行蚀刻的工序。

10.根据权利要求9所述的制造方法，其特征在于，

所述光刻胶掩模的覆盖所述第3区域的部分与覆盖所述第1区域的部分的间隔、所述光刻胶掩模的覆盖所述第1区域的部分与覆盖所述第2区域的部分的间隔以及所述光刻胶掩模的覆盖所述第2区域的部分与覆盖所述第4区域的部分的间隔彼此相等。