[发明专利]自对准多重图形的形成方法有效
申请号: | 201310106682.X | 申请日: | 2013-03-28 |
公开(公告)号: | CN104078329B | 公开(公告)日: | 2019-05-28 |
发明(设计)人: | 尚飞;何其旸 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/033 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 吴敏 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种自对准多重图形的形成方法,包括:待刻蚀层的部分表面具有若干分立的第一牺牲层,相邻第一牺牲层之间暴露出待刻蚀层表面,第一牺牲层表面具有第二牺牲层;沿第二牺牲层的侧壁表面去除部分第二牺牲层,并暴露出部分第一牺牲层表面;在待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜;回刻蚀掩膜薄膜,在第二牺牲层两侧的第一牺牲层表面形成第二掩膜,在第一牺牲层两侧的待刻蚀层表面形成第一掩膜;在形成第一掩膜和第二掩膜之后,去除第二牺牲层;在去除第二牺牲层之后,以第二掩膜为掩膜,刻蚀第一牺牲层直至暴露出待刻蚀层为止,刻蚀后的第一牺牲层形成第三掩膜。本发明自对准多重图形的形成方法简单,所形成的自对准多重图形精确。 | ||
搜索关键词: | 对准 多重 图形 形成 方法 | ||
【主权项】:
1.一种自对准多重图形的形成方法,其特征在于,包括:提供待刻蚀层,所述待刻蚀层的部分表面具有若干分立的第一牺牲层,相邻第一牺牲层之间暴露出待刻蚀层表面,所述第一牺牲层表面具有第二牺牲层,所述第二牺牲层的厚度比第一牺牲层的厚度薄;采用等离子体干法刻蚀工艺沿所述第二牺牲层的侧壁表面去除部分厚度,所述等离子体干法刻蚀工艺对于平行于待刻蚀层表面方向的刻蚀速率、大于垂直于待刻蚀层表面方向的刻蚀速率,使所述第二牺牲层的尺寸缩小,并暴露出部分第一牺牲层表面;在所述待刻蚀层、第一牺牲层和第二牺牲层表面形成掩膜薄膜;回刻蚀所述掩膜薄膜,直至暴露出第一牺牲层和第二牺牲层表面为止,在第二牺牲层两侧的第一牺牲层表面形成第二掩膜,在第一牺牲层两侧的待刻蚀层表面形成第一掩膜;在形成第一掩膜和第二掩膜之后,去除所述第二牺牲层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310106682.X/,转载请声明来源钻瓜专利网。
- 上一篇:功率半导体器件及其制造方法
- 下一篇:场发射灯具
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造