[发明专利]晶片堆迭构造及其制造方法无效

专利信息
申请号: 201310021658.6 申请日: 2013-01-22
公开(公告)号: CN103137611A 公开(公告)日: 2013-06-05
发明(设计)人: 王琇如;许哲铭;唐和明 申请(专利权)人: 日月光半导体制造股份有限公司
主分类号: H01L25/00 分类号: H01L25/00;H01L23/31;H01L21/56
代理公司: 上海翼胜专利商标事务所(普通合伙) 31218 代理人: 翟羽
地址: 中国台湾高雄*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开一种晶片堆迭构造及其制造方法,所述晶片堆迭构造包含一基板、一下晶片、一下底部填充胶、一上晶片、一上底部填充胶及数个第一接合胶块。所述第一接合胶块设置在所述下晶片与上晶片之间及所述上晶片的数个角隅处且分别接合所述下晶片与所述上晶片。通过将所述第一接合胶块分别贴附在所述上晶片底面的角隅处,并通过加热使所述第一接合胶块固定接合于所述上晶片的角隅及下晶片之间,进而在填充上底部填充胶的过程中,避免所述上晶片的角隅或边缘处发生翘曲而造成接触不良的情形。
搜索关键词: 晶片 构造 及其 制造 方法
【主权项】:
一种晶片堆迭构造,其特征在于:所述晶片堆迭构造包含︰一基板,包含一基板表面,所述基板表面具有多个第一导电端子;一下晶片,所述下晶片包含一下晶片第一表面及一下晶片第二表面,其中所述下晶片第一表面面对所述基板表面及所述下晶片第二表面远离所述基板,所述下晶片第一表面具有数个第二导电端子,所述下晶片第二表面具有数个下第三导电端子,其中所述下晶片的第二导电端子电性连接所述基板的第一导电端子;一下底部填充胶,设置在所述基板与下晶片之间且包覆所述第二导电端子;一上晶片,所述上晶片包含一上晶片表面,其中所述上晶片表面具有数个第四导电端子,其中所述上晶片的第四导电端子电性连接所述下晶片第二表面的第三导电端子;数个第一接合胶块,设置在所述下晶片与上晶片之间及所述上晶片的数个角隅处且分别接合所述下晶片与所述上晶片;及一上底部填充胶,设置在所述下晶片与上晶片之间且包覆所述第四导电端子及所述第一接合胶块。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201310021658.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top