[发明专利]延迟锁存电路和延迟触发器

摘要

在此公开了一种延迟锁存电路和延迟触发器电路，设置为阻止在低电压条件下发生故障的同时抑制功耗的增加。内部信号输出电路从内部透明性开始定时开始直到内部透明性结束定时为止将数据信号的反相信号作为内部信号输出。从内部透明性结束定时直到内部透明性开始定时为止，内部信号输出电路将固定值信号作为内部信号输出。晶体管延迟输出内部信号一时间周期，该时间周期的范围从保持指令延迟定时到数据透明性指令的发布，并在其间包括内部透明性结束定时。

主权项

一种延迟锁存电路，包括：内部信号输出电路，配置为将数据信号的反相信号作为内部信号输出，所述内部信号从发布数据透明性指令之后过去第一延迟时间时有效的内部透明性开始定时开始直到发布数据保持指令之后过去所述第一延迟时间时有效的内部透明性结束定时为止，所述内部信号输出电路进一步将固定值信号作为从所述内部透明性结束定时开始直到所述内部透明性开始定时为止的所述内部信号输出；晶体管，配置为延迟该输出内部信号一时间周期，所述时间周期的范围从发布所述数据保持指令之后过去第二延迟时间时有效的保持指令延迟定时到所述数据透明性指令的发布，并在其间包括所述内部透明性结束定时；和数据保持部分，配置为输出基于延迟的内部信号而生成的输出信号，所述延迟的内部信号从发布所述数据透明性指令之后过去所述第二延迟时间时有效的透明性指令延迟定时开始直到所述内部透明性结束定时为止，所述数据保持部分还从所述内部透明性结束定时开始直到所述透明性指令延迟定时为止保持和输出在所述内部透明性结束定时输出的所述输出信号。