[发明专利]60伏高压LDPMOS结构及其制造方法

摘要

本发明提供一种60伏高压LDPMOS结构及其制造方法，该制造方法包括步骤：提供P型硅衬底，其上形成有N型埋层和P型外延层；在P型外延层中高能注入N型杂质，形成低浓度的高压N阱；在高压N阱中高能注入P型杂质，形成低浓度的漏极漂移区域；在LDPMOS源区附近的沟道区注入N型杂质，形成阈值电压调节区域；在LDPMOS源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域；在P型外延层上形成多个场氧化层；在LDPMOS的栅极氧化层上热生长多晶硅栅；以多晶栅极为对准层，分别形成源极、漏极、衬底引出端和N阱引出端。本发明能够承受更高的击穿电压，避免深槽隔离或结隔离的复杂工艺流程，且与0.35μm低压CMOS工艺完全兼容。

主权项

一种60伏高压LDPMOS结构(200)的制造方法，包括步骤：提供P型硅衬底(201)，其上形成有N型埋层(202)，在所述P型硅衬底(201)上热生长P型外延层(203)；在所述P型外延层(203)中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱(204)，作为所述高压LDPMOS结构(200)的高压阱以及高压器件的自隔离；在所述高压N阱(204)中高能注入P型杂质，并经高温扩散形成低浓度的漏极漂移区域(205)；在所述高压LDPMOS结构(200)的源区附近的沟道区注入N型杂质，形成阈值电压调节区域(206)；在所述高压LDPMOS结构(200)的源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域(207)；依照标准CMOS工艺在所述P型外延层(203)上形成多个场氧化层(208)，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构(200)的栅极氧化层；在所述高压LDPMOS结构(200)的所述栅极氧化层上热生长多晶硅栅并形成多晶栅极(209)；依照标准CMOS工艺以所述多晶栅极(209)为对准层，在所述高压LDPMOS结构(200)的源区以及漏区依次图形曝光，分别形成源极(211)、漏极(212)、衬底引出端(213、214)和N阱引出端(215)。