[发明专利]60伏高压LDPMOS结构及其制造方法

说明书

技术领域

本发明涉及半导体器件技术领域，具体来说，本发明涉及一种60伏高压LDPMOS结构及其制造方法。

背景技术

60V高压(栅极与漏端工作电压均是60V)BCD中栅极驱动器(Gate driver)驱动器件及其模块广泛应用于PDP驱动、LCD驱动、OLED驱动、马达驱动、汽车电子等领域，是近年来的热门研究领域。而HVPMOS(栅极与漏端都是高压)在高压Gate Driver驱动器件中是个十分关键的器件。

发明内容

本发明所要解决的技术问题是提供一种60伏高压LDPMOS结构及其制造方法，使LDPMOS能够承受更高的击穿电压，避免深槽隔离或结隔离的复杂工艺流程，且与0.35μm CMOS工艺完全兼容。

为解决上述技术问题，本发明提供一种60伏高压LDPMOS结构的制造方法，包括步骤：

提供P型硅衬底，其上形成有N型埋层，在所述P型硅衬底上热生长P型外延层；

在所述P型外延层中高能注入N型杂质，并经高温扩散形成低浓度的高压N阱，作为所述高压LDPMOS结构的高压阱以及高压器件的自隔离；

在所述高压N阱中高能注入P型杂质，并经高温扩散形成低浓度的漏极漂移区域；

在所述高压LDPMOS结构的源区附近的沟道区注入N型杂质，形成阈值电压调节区域；

在所述高压LDPMOS结构的源区附近的栅极下面不能形成反型层的区域注入P型杂质，形成沟道连接区域；

依照标准CMOS工艺在所述P型外延层上形成多个场氧化层，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构的栅极氧化层；

在所述高压LDPMOS结构的所述栅极氧化层上热生长多晶硅栅并形成多晶栅极；

依照标准CMOS工艺以所述多晶栅极为对准层，在所述高压LDPMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极、衬底引出端和N阱引出端。

可选地，形成所述源极、漏极、衬底引出端、N阱引出端之后还包括步骤：

对所述高压LDPMOS结构进行快速热处理过程。

可选地，对所述高压LDPMOS结构进行快速热处理过程之后还包括步骤：

对所述高压LDPMOS结构进行接触工艺并形成后段工艺。

可选地，所述接触工艺包括在所述源极、漏极、衬底引出端、N阱引出端上形成钛硅化物或者钴硅化物接触。

可选地，所述N型杂质为磷，所述P型杂质为硼。

为解决上述技术问题，相应地，本发明还提供一种60伏高压LDPMOS结构，包括：

N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层；

低浓度的高压N阱，位于所述N型埋层之上、所述P型外延层之中，作为所述高压LDPMOS结构的高压阱以及高压器件的自隔离；

低浓度的漏极漂移区域，位于所述高压N阱中；

阈值电压调节区域，位于所述高压LDPMOS结构的源区附近的沟道区；

沟道连接区域，位于所述高压LDPMOS结构的源区附近的栅极下面不能形成反型层的区域；

多个场氧化层，分布于所述P型外延层的表面，作为低压器件与电路的隔离部分，以及作为所述高压LDPMOS结构的栅极氧化层；

多晶栅极，位于所述高压LDPMOS结构的所述栅极氧化层上；

源极、漏极、衬底引出端和N阱引出端，分布在所述P型外延层的表面，所述源极位于所述沟道连接区域中，所述漏极位于所述漏极漂移区域中，所述N阱引出端位于所述阈值电压调节区域中，所述衬底引出端位于所述高压N阱两侧。

可选地，所述源极、漏极、衬底引出端和N阱引出端上包括钛硅化物或者钴硅化物接触。

与现有技术相比，本发明具有以下优点：

本发明提出了一种栅极与漏极的工作电压都是60伏的高压LDPMOS结构及制造工艺，该高压LDPMOS结构的击穿电压能大于85伏。本发明中的60伏高压BCD工艺采用P型外延工艺，高压器件采用高压N阱来实现自隔离，而不必采用传统的沟槽隔离或结隔离，工艺简单。高压LDPMOS结构的栅极采用场氧化层(LOCOS)作为栅极氧化层，避免了生长大于的厚栅极氧化层及双栅极氧化层等复杂工艺，并且实现在漏端和栅极同时承受高压。特别是如果生长如此厚的栅极氧化层，与低压CMOS的工艺兼容将有问题，会造成低压CMOS部分的场隔离漏电等问题。

附图说明

本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中：