[发明专利]半导体存储装置的地址延迟电路有效
| 申请号： | 201110309520.7 | 申请日： | 2011-10-13 |
| 公开（公告）号： | CN102693751B | 公开（公告）日： | 2016-11-30 |
| 发明（设计）人： | 高在范 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C11/4063 | 分类号： | G11C11/4063 |
| 代理公司： | 北京弘权知识产权代理事务所(普通合伙) 11363 | 代理人： | 郭放;许伟群 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体存储装置的地址延迟电路，包括：第一组控制脉冲发生单元，所述第一组控制脉冲发生单元被配置成在输入第一组列地址选通脉冲且经过与时钟的一个周期的第一设定倍数对应的时间之后产生第一控制脉冲；第二组控制脉冲发生单元，所述第二组控制脉冲发生单元被配置成在输入第二组列地址选通脉冲且经过与时钟的一个周期的第二设定倍数对应的时间之后产生第二控制脉冲；第一地址存储单元，所述第一地址存储单元被配置成响应于第一控制脉冲来接收和储存第一组外部地址，且输出第一组内部地址；以及第二地址存储单元，所述第二地址存储单元被配置成响应于第二控制脉冲来接收和储存第二组外部地址，且输出第二组内部地址。 | ||
| 搜索关键词： | 半导体 存储 装置 地址 延迟 电路 | ||
【主权项】：
一种半导体存储装置的地址延迟电路，包括：第一组控制脉冲发生单元，所述第一组控制脉冲发生单元被配置成在输入第一组列地址选通脉冲且经过与时钟的一个周期的第一设定倍数对应的时间之后产生第一控制脉冲；第二组控制脉冲发生单元，所述第二组控制脉冲发生单元被配置成在输入第二组列地址选通脉冲且经过与所述时钟的一个周期的第二设定倍数对应的时间之后产生第二控制脉冲；第一地址存储单元，所述第一地址存储单元被配置成响应于所述第一控制脉冲来接收和储存第一组外部地址，且输出第一组内部地址；以及第二地址存储单元，所述第二地址存储单元被配置成响应于所述第二控制脉冲来接收和储存第二组外部地址，且输出第二组内部地址。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110309520.7/，转载请声明来源钻瓜专利网。
