[发明专利]无关位提取方法及无关位提取程序有效
| 申请号： | 200880112187.7 | 申请日： | 2008-10-16 |
| 公开（公告）号： | CN101828122A | 公开（公告）日： | 2010-09-08 |
| 发明（设计）人： | 宫濑纮平;温晓青;梶原诚司 | 申请（专利权）人： | 国立大学法人九州工业大学 |
| 主分类号： | G01R31/3183 | 分类号： | G01R31/3183;G01R31/28 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 段承恩;杨光军 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能够在保证因依次施加于组合电路的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提下，从第一输入向量、第二输入向量提取无关位的无关位提取方法及无关位提取程序。所述无关位提取方法是从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)的无关位提取方法，所述第一输入向量(V1)、第二输入向量(V2)由0和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路(10)的输入线，所述无关位提取方法具有提取工序，该提取工序在保证因第一输入向量(V1)、第二输入向量(V2)的施加而被敏化的组合电路(10)内的一部分或者全部路径(Pi)的敏化的前提下，从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)。 | ||
| 搜索关键词： | 无关 提取 方法 程序 | ||
【主权项】：
一种无关位提取方法，从第一输入向量、第二输入向量提取第一无关位、第二无关位，所述第一输入向量、所述第二输入向量由0和1的逻辑值位的组合构成，并被依次施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路的输入线，该无关位提取方法的特征在于具有，提取工序，该提取工序在保证因所述第一输入向量、所述第二输入向量的施加而被敏化的所述组合电路内的一部分或者全部路径的敏化的前提下，从所述第一输入向量、所述第二输入向量提取所述第一无关位、所述第二无关位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国立大学法人九州工业大学，未经国立大学法人九州工业大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880112187.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种快速低开销全自动数字集成电路单粒子故障注入系统-201710201165.9
- 赵元富;郑宏超;李哲;岳素格;王亮;李建成;陈茂鑫;喻贤坤;姜柯;于春青;王汉宁;刘琳;毕潇;杜守刚;王煌伟;赵旭;穆里隆;李继华;简贵胄;初飞;祝长民;王思聪;李月 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2017-03-30 - 2019-10-25 - G01R31/3183
- 本发明公开了一种快速低开销全自动数字集成电路单粒子故障注入系统，包括人机操作界面、故障注入器，其中故障注入器包括：故障电路网表代码生成模块、功能向量和故障随机信号产生模块、仿真统计和计算输出模块。本发明实现了单粒子故障注入的全自动进行，同时对过程文件进行了实时处理，避免了存储量过大造成的内存爆炸对仿真性能造成影响，降低了用于仿真的计算器的开销。
- 扫描电路-201610085456.1
- 拉贾马尼·塞瑟拉姆;卡里姆·阿拉比 - 高通股份有限公司
- 2011-09-15 - 2019-06-14 - G01R31/3183
- 本申请涉及扫描电路。通过确定电路设计的最小泄漏状态且接着选择使所述电路设计保持在其最低泄漏状态的逻辑门来选择用于q门控的特定逻辑门。取决于实施所述最小泄漏状态所需的输入，可将所述门选择为NOR或OR门。用经选择以实施所述最小泄漏状态的门实施的q门控可在选定操作模式期间启用。可用自动测试模式产生ATPG工具来确定电路的所述最小泄漏状态。
- 基于连分数存储的集成电路测试数据压缩方法-201710267075.X
- 吴海峰;江健生;程一飞;吴琼;詹文法 - 吴海峰
- 2017-04-21 - 2019-05-14 - G01R31/3183
- 本发明提出了一种基于连分数存储的集成电路测试数据压缩方法，可以实现测试数据的进一步压缩。其依次按位从测试数据包S中读取数据，根据相邻确定位向无关位填充0或1，以使所得游程的长度达到最大，并将测试数据包S转换为多个游程，然后依据相邻两个游程得到一组压缩编码并加入压缩数据包；所述的压缩编码依次由3部分组成：双游程代码、公约数代码、连分数代码；本发明还公开了对应的解码程序。
- 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施-201380075598.4
- 杰拉德·陈;艾瑞克·沃克里克 - 爱德万测试公司
- 2013-02-28 - 2018-11-27 - G01R31/3183
- 提供了一种用于使用自动测试设备(ATE)执行测试的方法。该方法包括：使用图形用户界面(GUI)获取用于编程可编程测试仪模块的协议选择。该方法还包括：通过网络从远程计算机访问与协议相关联的配置文件。随后，该方法包括：利用应用于至少一个被测器件(DUT)的使用该配置文件的通信协议来配置可编程测试仪模块。最后，该方法包括：向可编程测试仪模块发送用于执行程序流程的指令，其中程序流程包括用于测试至少一个DUT的测试序列；以及从可编程测试仪模块接收这些测试的结果。
- 一种正常工作模式下芯片调试方法及调试电路-201510027607.3
- 刘大铕;孙晓宁;张洪柳;赵阳;王运哲;刘奇浩 - 山东华芯半导体有限公司
- 2015-01-20 - 2018-04-03 - G01R31/3183
- 本发明公开了一种正常工作模式下芯片调试方法，是在芯片引脚功能定义时，采用引脚复用技术，将芯片正常功能输出信号与需要引出的内部信号做复用后输出到芯片引脚上，即通过多路选择器控制引脚当前的输出信号，从而在正常工作调测模式时可以控制多路选择器将内部信号作为输出值输出到引脚上。本发明还公开了一种正常工作模式下芯片调试电路，本发明能够使芯片在正常工作模式下开启调测功能，在芯片正常工作时能够获得预定测试的组合逻辑电路（端口或内部）的信号状态，定位故障，确认问题。
- 一种基于单片机的智能信号分析系统-201720802957.7
- 李荣;韩晓冰;郭寅聪 - 西安科技大学
- 2017-07-04 - 2018-02-13 - G01R31/3183
- 本实用新型涉及信号分析领域，尤其涉及一种基于单片机的智能信号分析系统，包括硬件部分与软件部分，硬件部分包括信号发生装置，软件部分包括主程序模块与子程序模块，信号发生装置包括单片机模块、D/A转换模块、集成运放模块、显示模块、电源模块，子程序模块包括锯齿波模块、三角波模块、正弦波模块、方波模块、延时模块，信号发生装置通过运行主程序模块与子程序模块产生相应的波形。本实用新型在硬件部分搭建的基础上，运用软件部分的运行，能够产生多种波形，且通过运行相应的波形模块进行波形的转换，操作简单，结构紧凑，满足系统要求；采用集成度高、体积小的单片机模块作为信号分析系统的核心部件，减少了芯片之间的连线。
- 产生特征化扫描样本的方法与装置-201510095960.5
- 陈海力;郭士华;董志圣 - 联发科技股份有限公司
- 2015-03-04 - 2017-10-03 - G01R31/3183
- 本发明提供一种产生用于扫描测试的一特征化扫描样本的方法与装置，该方法包含提供多个预定扫描样本，以在压力环境下对多个待测装置进行扫描测试，产生对应于每一个待测装置的多个测试响应；从每个待测装置的多个测试响应中，将每个待测装置的多个特定测试响应集合，决定每个待测装置的多个错误特征所对应的特征值；以及根据每个待测装置的特征值，产生至少一特征化扫描样本。通过本发明，能够减轻对于系统等级测试的依赖，降低测试成本，并更快地降低每百万缺陷数，从而保证获得更好品质的产品。
- 一种基于掩码文件的FPGA精确故障注入系统-201410101432.1
- 周婧;陈雷;王硕;赵元富;文治平;李学武;陈勋;孙雷;陶娟娟 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2014-03-18 - 2017-09-29 - G01R31/3183
- 一种基于掩码文件的FPGA精确故障注入系统及方法，包括掩码文件产生模块、故障注入过程控制模块和精确故障注入模块三个模块。掩码文件产生模块根据FPGA片上可编程资源与配置码流之间的映射关系生成掩码文件，并将掩码文件提供给故障注入过程控制模块；故障注入过程控制模块对接收到的掩码文件按数据帧为单位进行分析处理，再将掩码数据帧提供给精确故障注入模块；精确故障注入模块根据接收到的掩码数据帧，生成包括故障信息的单帧码流并注入FPGA中，故障注入过程控制模块采集故障注入结果并上传给上位机。本发明根据FPGA片上可编程资源进行精确注入，可以显著提高评估FPGA单粒子效应所需效率，有更强的针对性，从而有利于FPGA抗辐射加固技术的研究。
- 一种并行折叠计数器状态向量的选择生成方法及其硬件电路-201510080476.5
- 易茂祥;余成林;方祥圣;梁华国;欧阳一鸣;黄正峰 - 合肥工业大学
- 2015-02-13 - 2017-05-17 - G01R31/3183
- 本发明涉及一种并行折叠计数器状态向量的选择生成方法及其硬件电路，其特征是建立初始翻转控制向量、折叠距离及对应的翻转控制向量三者之间的逻辑关系；通过折叠距离的译码输出，实现对初始翻转控制向量的选择性位替换，生成与折叠距离对应的翻转控制向量，再将生成的翻转控制向量与折叠种子向量按位依次进行异或运算，从而实现折叠计数器状态向量的选择生成。本发明能对给定的折叠种子向量和折叠距离值，直接生成该折叠距离值所对应的状态向量，从而显著提高确定性BIST测试向量的生成效率，避免冗余状态向量生成，降低电路测试时间和测试功耗。
- 用于扫描链的动态时钟域旁路-201210208775.9
- R·C·泰库玛拉;P·库玛 - 安华高科技通用IP(新加坡)公司
- 2012-06-19 - 2017-04-12 - G01R31/3183
- 本发明涉及用于扫描链的动态时钟域旁路。一种集成电路包括扫描测试电路以及利用该扫描测试电路进行测试的附加电路。该扫描测试电路包括至少一个扫描链，该扫描链具有与相应的独立时钟域相关联的多个子链，以及被配置成选择性地旁路所述多个子链中的一个或更多个的时钟域旁路电路。该扫描链可配置在扫描移位操作模式中，以形成串行移位寄存器，该串行移位寄存器包括比全部子链少的子链，并且所述多个子链中的至少一剩余子链被时钟域旁路电路旁路，从而在扫描移位模式中不成为串行移位寄存器的一部分。通过选择性地旁路与特定时钟域相关联的扫描链的一部分，时钟域旁路电路用于减少扫描测试期间的测试时间和功耗。
- 高性能测试向量生成方法及生成器-201410588432.9
- 吕虹;陈万里;朱达荣;孙全玲;解建侠;戚鹏;陈蕴;沈庆伟;高莉;梁祥莹 - 安徽建筑大学;吕虹
- 2014-10-20 - 2015-01-28 - G01R31/3183
- 本发明提供了一种高性能测试向量生成方法及生成器，包括码生成模块以及进位链模块；码生成模块时钟端clk作为高性能测试向量生成器的时钟端，码生成模块码输出端Q1…Qn作为高性能测试向量生成器的码输出端。本发明中，测试码(即测试向量)的位数越大，其跳变率降低的幅度越大，且本发电路简单，功耗小，易于模块化，易于码位扩展；进一步地，本发明生成码低跳变，全状态，故障覆盖率高，易于硬件和软件实现，也易于可编程器件实现。
- 用于JTAG系统的延期调度的方法和装置-201280070890.2
- 米歇尔·波特兰;布拉德福德·范特鲁尤伦;苏雷什·戈雅尔 - 阿尔卡特朗讯
- 2013-01-23 - 2014-12-03 - G01R31/3183
- 延迟调度能力支持在经由被测单元的扫描链执行测试时进行延迟调度。处理模块被配置来接收与被测单元的多个片段相关联的多项测试操作并且从中生成输入测试数据，所述输入测试数据被配置来经由测试访问端口(TAP)被应用于被测单元。重新排序缓存模块被配置来接收来自处理单元的输入测试数据并且按照用于对输入测试数据进行重新排序的方式来缓存输入测试数据，以便合成用于被测单元的扫描链的输入测试矢量。矢量变换模块被配置来接收来自重新排序缓存模块的输入测试矢量并且对所述输入测试矢量应用矢量变换。
- 应用FPGA实现ATE测试波形的Verilog编码方法-201310030605.0
- 曾志敏 - 上海华虹宏力半导体制造有限公司
- 2013-01-28 - 2014-08-06 - G01R31/3183
- 本发明公开了一种应用FPGA实现ATE测试波形的Verilog编码方法，采用task语句构建向量周期信号集合的描述，对ATE测试周期向量进行分析，归类周期种类集合；在verilog代码中的向量周期信号描述集合区，对周期种类集合中每种周期对应信号行为进行具体描述，构建出向量周期信号描述集合，向量周期信号描述集合中各个周期信号采用周期信号波形为特征关键字作识别命名周期描述名；利用Case条件语句，以向量周期数作为Case语句触发条件，以周期描述名作为条件选择对象，将周期描述名与指定时钟周期数进行关联，构建出与ATE测试向量描述对应的向量输出列表。本发明能提高由ATE测试向量向FPGA设计实现转换的开发效率和灵活性，能降低开发难度，提高设计效率。
- 使用增强型门控Q扫描技术来减少集成电路泄漏电力-201180049155.9
- 拉贾马尼·塞瑟拉姆;卡里姆·阿拉比 - 高通股份有限公司
- 2011-09-15 - 2013-06-12 - G01R31/3183
- 通过确定电路设计的最小泄漏状态且接着选择使所述电路设计保持在其最低泄漏状态的逻辑门来选择用于q门控的特定逻辑门。取决于实施所述最小泄漏状态所需的输入，可将所述门选择为NOR或OR门。用经选择以实施所述最小泄漏状态的门实施的q门控可在选定操作模式期间启用。可用自动测试模式产生ATPG工具来确定电路的所述最小泄漏状态。
- 测试图形生成装置、测试程序生成装置、生成方法及测试装置-201210495123.8
- 丰田拓也 - 爱德万测试株式会社
- 2012-11-28 - 2013-06-05 - G01R31/3183
- 本发明提供一种测试图形生成装置，用于生成与具有多个管脚的被测器件之间进行通信的测试图形，其包括：图元生成部，用于基于用户的指示，生成在基本周期中表示在各个多个管脚之间进行通信的信号图形的周期图元；器件周期生成部，用于基于用户的指示，排列多个周期图元，生成表示多个基本周期内的信号图形的器件周期；序列生成部，用于基于用户的指示，排列多个器件周期，生成提供给被测器件的测试图形的序列。该装置使并不详细了解测试装置的硬件规格和测试装置用的程序语言的用户也能容易地生成测试图形。
- 一种低功耗集成电路测试生成器-201220339561.0
- 王义;陈世国;阮方鸣 - 贵州师范大学
- 2012-07-13 - 2013-01-02 - G01R31/3183
- 本实用新型公开了一种低功耗集成电路测试生成器，它包括时钟脉冲和被测电路（6），时钟脉冲（CLK）分别与循环计数器（1）和与门（3）电连接，循环计数器（1）分别与二输入或非门（4）和异或门阵列（5）电连接，二输入或非门（4）与与门（3）电连接，与门（3）与线性反馈移位寄存器（2）电连接，线性反馈移位寄存器（2）与异或门阵列（5）电连接，异或门阵列（5）与被测电路（6）电连接；解决了采用普通的同步二进制加法计数器等器件制成的测试向量生成器存在的电路器件多，线路结构复杂，价格高，容易出现错码等问题。
- 一种用于检测存储器译码电路的测试图形的生成方法-201110138342.6
- 董艺;周军;刘剑海 - 上海复旦微电子集团股份有限公司
- 2011-05-26 - 2012-11-28 - G01R31/3183
- 一种用于检测存储器译码电路的测试图形的生成方法，先清空阵列，然后初始化X方向地址，在给定的约束条件下，由X方向地址计算出Y方向地址，并计算出所要写入的数据，最后在X方向地址和步骤103得到的Y方向地址所决定的地址中，写入得到的数据，遍历X方向地址并重复以上操作。本发明用于检测存储器内的译码电路是否正常，具有普遍性，不同的存储器都可以用该方法来生成用于检测译码电路的测试图形，还可使译码电路测试图形和其他的测试图形相互兼容，省去写入2种测试图形之间的阵列清空操作，节省测试成本。
- 用于确定错误屏蔽因素的反向分析的改善-201180012050.6
- R.哈特尔 - 罗伯特·博世有限公司
- 2011-02-08 - 2012-11-07 - G01R31/3183
- 介绍一种用于在电子电路中确定错误可观测性的方法和装置。在该方法中，为每个元件确定时间间隔，在所述时间间隔中，出现的错误可能引起分析输出信号的偏差。
- 扫描链异步复位寄存器复位端口处理电路-201120486774.1
- 陈传东;何明华 - 福州大学
- 2011-11-30 - 2012-08-15 - G01R31/3183
- 本实用新型涉及扫描链复位信号处理技术领域，特别是一种扫描链异步复位寄存器复位端口处理电路，包括异步复位且复位信号由组合逻辑电路产生的寄存器组，其特征在于：在各寄存器与相对应的组合逻辑电路之间设置有一或门，所述或门的一输入端与所述组合逻辑电路相连接，另一输入端输入一模式选择信号，所述或门的输出端与所述寄存器的复位端相连接。该处理电路不仅可减少内部导线，对后端布线有利，且无需额外增加测试复位端口，可减小芯片面积。
- 叠封芯片的快速测试系统及方法-201110001006.7
- 辛吉升;桑浚之 - 上海华虹NEC电子有限公司
- 2011-01-05 - 2012-07-18 - G01R31/3183
- 本发明公开了一种叠封芯片的快速测试系统，包括：集成电路测试仪，具有多组通道，每组通道配置有一个顺序向量生成器，每个顺序向量生成器对应一个芯片单元，并由一个测试位控制器控制，测试位控制器由一个时钟同步模块提供同步时钟信号；串转并电路模块，集成在叠封芯片内部，用于将不同芯片单元之间的串行连接转化为并行连接；比较模块，用于比较芯片单元的响应值和期待值，判断叠封芯片是否为良品。本发明还公开了基于上述系统的测试方法。该叠封芯片快速测试系统及方法，通过重新设计测试仪，增加向量生成器，并将不同芯片单元并列化进行测试，从而缩短了叠封芯片的测试时间，提高了测试效率。
- 一种测试向量的生成与验证方法-201010620255.X
- 田泽;郭蒙;张荣华;赵强;蔡叶芳 - 中国航空工业集团公司第六三一研究所
- 2010-12-31 - 2012-07-11 - G01R31/3183
- 本发明的一种测试向量生成和验证方法，利用硬件描述语言建立了建立仿真环境，可以直接在仿真过程中将需要记录的信号按照自动测试设备向量格式要求记录信号变化到指定文件中，并可以通过读回文件内容，将相应的输入激励加到硬件模型，并比对输出，实现对所记录测试向量的验证，在仿真过程中直接生成ATE所需的测试向量并通过仿真对其进行验证，无需手动处理，简化了整个过程，提高了生产效率，可以用于数字集成电路的测试。
- 可编程协议发生器-201080045103.X
- 乔治·W·康纳 - 泰拉丁公司
- 2010-02-05 - 2012-07-04 - G01R31/3183
- 本发明提供一种半导体器件测试器，其包括配置为测试半导体被测器件的可编程硬件。所述可编程硬件通过两个或更多个码型发生器编程以控制所述半导体被测器件发送和接收的数据流。
- 一种半导体器件图形化测试方法-201110416766.4
- 詹惠琴;崔喜乐;罗猛;王敏;赵辉;金鸣;朱龙飞;古天祥 - 电子科技大学
- 2011-12-14 - 2012-06-27 - G01R31/3183
- 本发明公开了一种半导体器件图形化测试方法，通过将测试程序分为顶层、测试指标层以及编程模块层，顶层测试流程以测试指标组成，测试指标层由编程模块按照半导体测试步骤构建而成，而编程模块层则对应该步骤的操作及其所需要的参数，测试程序开发时，只需要为每个半导体器件按测试指标，将每个测试指标建立子流程，然后在图形化参数设置界面中，对流程中每一步骤对应的编程模块进行参数设置，完成后，自动生成文本、解释为C源程序并编译为ARM可执行文件，然后通过USB下载到测试仪运行，对半导体器件进行测试。开发便捷性得到了提高、同时缩短开发周期，并增强测试程序的可维护性。
- 单元意识错误模型创建和模式生成-201080019820.5
- 弗里德里希·哈普克;雷内·克伦兹-巴斯;安德里亚斯·格洛沃茨;于尔根·施洛埃菲尔;彼得·维塞尔洛;迈克尔·威特基;马克·A.·卡萨布;克里斯多夫·W.·许霍尔迈尔 - 明导公司
- 2010-03-05 - 2012-05-02 - G01R31/3183
- 单元意识错误模型直接处理基于布局的单元内部缺陷。它们通过对库单元的晶体管级网表执行模拟仿真并接着通过库视图合成来创建。单元意识错误模型可用于生成单元意识测试模式，其通常具有比常规ATPG技术所产生的缺陷覆盖更高的缺陷覆盖。单元意识错误模型还可以用于提高常规ATPG技术所产生的一组测试模式的缺陷覆盖。
- DSP器件测试图形向量的自动生成方法-201110243072.5
- 宋芳;怯新现;常辉;李永梅;罗向阳;邓念平;张文安 - 湖北航天技术研究院计量测试技术研究所
- 2011-08-24 - 2012-04-25 - G01R31/3183
- 本发明涉及DSP器件测试图形向量的自动生成方法，它包括以下步骤：编写源程序；软件仿真；搭建开发系统；硬件仿真；引导加载并运行最终源程序；采集并记录外部存储器的输出信息和DSP器件的输出信息，第一部分为DSP上电复位后Bootloader的过程，第二部分为代码在DSP内部运行的过程，形成最初测试图形向量；加工转换最初测试图形向量，摆脱开发板，将第一部分图形向量中的输出信号由测试系统模拟片外存储器，直接提供给DSP作为输入信息，第二部分图形向量不变，合并DSP输入和输出信息，生成测试图形向量。本发明能够实现DSP测试图形向量的自动生成，而无须专业技术人员对每个指令周期信号进行分析，信号采集不仅容易，而且方便可靠。
- 芯片的USB功能的测试方法、测试主机和测试系统-201010288229.1
- 艾国;朱立英 - 北京中星微电子有限公司
- 2010-09-19 - 2012-04-04 - G01R31/3183
- 本发明提供一种芯片的USB功能的测试方法、测试主机和测试系统，测试方法包括：步骤一，通过测试主机上的GPIO引脚获取测试开始信号以及被测芯片所连接的所述测试主机上的USB测试端口的端口号，并启动测试主机上的测试功能模块；步骤二，测试主机打开与所述端口号对应的继电器，从而接通所述USB测试端口；步骤三，测试功能模块通过USB测试端口使所述被测芯片进入中断状态；步骤四，获取在中断状态下所述被测芯片的USB端口的电流信息；步骤五，测试功能模块根据所述电流信息生成测试结果。本发明使待测芯片不再需要具有USB phy自建测试模块，能减少芯片设计者的工作和负担，并能更好更准确的测试芯片的USB功能。
- 延迟故障的测试向量集的生成方法-201110216891.0
- 向东;陈振 - 清华大学
- 2011-07-29 - 2012-01-18 - G01R31/3183
- 本发明公开了一种延迟故障的测试向量集的生成方法，涉及集成电路可测性设计领域。所述方法包括步骤：根据两帧电路模型统计实物电路中每个触发器的后继集合和前驱集合；根据所述后继集合，将所述触发器进行分组，按组构造以扫描输入端为根节点的扫描树；所述扫描树中每个分支中的触发器构成一个扫描段，根据所述前驱集合，将所述扫描段通过异或门网络连接到扫描输出端；分阶段对所述扫描输入端进行分组连接，通过ATPG工具生成测试向量集。所述方法，通过对触发器进行分组，以及分阶段生成测试向量集的方式，显著减小了最终的测试向量集，减少了测试数据量。
- 射频（RF）信号发生器及提供用于测试多个RF信号接收器的测试信号的方法-200980150005.X
- C·V·欧拉加德 - 莱特普茵特公司
- 2009-11-03 - 2011-11-16 - G01R31/3183
- 用于允许在多个被测设备(DUT)之间共享多个测试信号发生器的测试信号接口和方法。多个测试信号发生器产生的数字基带测试信号被组合且转换成基带模拟信号，该基带模拟信号用于转换成射频(RF)信号以用于测试多个DUT。
- 测试模块、测试装置及测试方法-200980137562.8
- 森川昭夫 - 爱德万测试株式会社
- 2009-09-18 - 2011-08-24 - G01R31/3183
- 本发明公开了一种测试模块，包括：压缩信息存储部(118)，存储多个压缩信息，即存储图案列及用于识别图案列的图案列识别信息对应的压缩信息；基本图案存储部(106、108)，将多个图案列数据作为一群基本图案而存储，该图案例数据对应于命令包含图案列或者图案列识别信息数据；指示信息存储部(114)，存储指示基本图案的处理顺序的指示信息，选择部(230)，从压缩信息存储部所存储的多个压缩信息中选择指示信息所指示的作为处理对象的基本图案使用的选择压缩信息；基本图案读出部(200)，从基本图案存储部读出作为处理对象的基本图案中包含的图案列数据；图案列读出部(210)，当基本图案读出部所读出的图案列数据中包含图案列识别信息时，参照上述选择部选择的选择压缩信息，读出与图案列识别信息对应的图案列；图案输出部，输出基本图案读出部读出的图案列数据中包含的图案列，或输出与图案列读出部读出的图案列识别信息对应的图案列。
- 测试模块、测试装置及测试方法-200980137681.3
- 森川昭夫 - 爱德万测试株式会社
- 2009-09-18 - 2011-08-24 - G01R31/3183
- 本发明公开了一种测试模块，包括：压缩信息存储部(118)，存储对应图案列及识别图案列的图案列识别信息的压缩信息；基本图案存储部(106，108)，将多个图案列数据作为一群基本图案存储，该图案列数据将与命令对应包含所述图案列或者所述图案列识别信息；存储指示信息的指示信息存储部(114)；读出图案列数据的基本图案读出部(200)；图案列读出部(210)，当在图案列数据中包含图案列识别信息时，参照压缩信息，读出与图案列识别信息对应的图案列；图案输出部(220，240)，将图案列数据中包含的图案列或与图案列识别信息对应的所述图案列，重复次数信息指定的重复次数后输出。
- 专利分类
