[发明专利]一种异步先进先出存储器的数据读写方法、装置及系统无效
| 申请号： | 200810222652.4 | 申请日： | 2008-09-19 |
| 公开（公告）号： | CN101373424A | 公开（公告）日： | 2009-02-25 |
| 发明（设计）人： | 张浩 | 申请（专利权）人： | 北京中星微电子有限公司 |
| 主分类号： | G06F5/14 | 分类号： | G06F5/14 |
| 代理公司： | 北京国昊天诚知识产权代理有限公司 | 代理人： | 顾惠忠 |
| 地址： | 100083北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种异步先进先出存储器的数据读写方法、装置及系统，所述异步FIFO系统包括先进先出存储器、写地址子系统和读地址子系统。其中，写地址子系统包括：写地址域格雷码编码器、写地址域地址跳转锁定单元、写地址域跨时钟同步寄存器、写地址域格雷码译码器、写地址单元；读地址子系统包括：读地址域格雷码编码器、读地址域地址跳转锁定单元、读地址域跨时钟同步寄存器、读地址域格雷码译码器、读地址单元。本发明通过在异步FIFO存储器地址从非2幂次边界跳转到初始地址时，对格雷码输出进行锁定以实现地址的稳定跳转，使得在异步FIFO地址深度不是2的幂次方时，可以通过格雷码实现异步FIFO，从而节省了系统的内存、硬件和功耗。 | ||
| 搜索关键词： | 一种 异步 先进 存储器 数据 读写 方法 装置 系统 | ||
【主权项】：
1.一种异步先进先出存储器的数据写入方法，其特征在于，包括以下步骤:获取写地址域的二进制写地址；转换所述二进制写地址为格雷码写地址；判断所述格雷码写地址是否到达所述异步先进先出存储器的非2幂次边界地址；如果是，则将所述格雷码写地址跳转锁定后输出；如果否，则直接输出；将写地址域时钟转换为读地址域时钟；将所输出的格雷码写地址转换为读地址域时钟的二进制写地址；如果所述异步先进先出存储器非满，则在所述写地址域的二进制写地址写入数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京中星微电子有限公司，未经北京中星微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810222652.4/，转载请声明来源钻瓜专利网。
- 同类专利
- FIFO存储器、电子芯片及终端-202010642490.0
- 汪文义 - OPPO广东移动通信有限公司
- 2020-07-06 - 2023-06-30 - G06F5/14
- 本申请实施例提供一种FIFO存储器、电子芯片及终端，该FIFO存储器包括：正向直通控制模块；正向直通控制模块，用于控制正向直通功能处于打开状态或关闭状态，正向直通功能是指将从写数据端口输入的数据传输至读数据端口的功能；当正向直通功能处于打开状态时，若FIFO存储器的寄存器堆为空，且存在对应于写数据端口的写操作，则将从写数据端口写入的数据传输至读数据端口。在本申请实施例提供的技术方案，该正向直通控制模块控制正向直通功能打开时，如果FIFO存储器的寄存器堆为空，则允许将从写数据端口写入的数据直接传输至读数据端口，可以减少寄存器堆为空时写入数据到读出数据之间的时延，提升运行效率。
- 一种数据缓存器溢出处理方法及通信系统-202310214572.9
- 何荣江;林文超;王野;金花;马骕 - 鹏城实验室
- 2023-03-08 - 2023-06-06 - G06F5/14
- 本发明公开了一种数据缓存器溢出处理方法及通信系统，包括：发送机根据帧间隔周期以及帧持续周期产生初始数据信号，其中，所述帧持续周期小于或等于数据缓存器深度；发送机在所述初始数据信号的帧头设置同步头作为目标数据信号发送至接收机；接收机实时检测所述目标数据信号的同步头，当检测到同步头时，对所述数据缓存器写入所述目标数据信号，并在所述目标数据信号写入完成后，对所述数据缓存器读取所述目标数据信号以避免数据缓存器溢出。
- 一种多链路数据的实时对齐方法、系统及存储介质-202211718085.8
- 潘姜;张光宇;杨晨飞;王淑文;曹桂平;董宁 - 合肥埃科光电科技股份有限公司
- 2022-12-30 - 2023-05-23 - G06F5/14
- 本发明的一种多链路数据的实时对齐方法、系统及存储介质，该方法包括：上位机接收多条并行的链路数据，链路数据为经过相位校准和bit位对齐之后的链路数据；上位机内为每条链路数据构建对应的先入先出存储单元，当检测到链路数据到达时，则将链路数据缓存到所述对应的先入先出存储单元；所有链路数据都接收并缓存到对应的先入先出存储单元后，同步释放所有先入先出存储单元内的链路数据，实现多链路数据对齐。本发明在每一行或者每一帧数据到来时，都会重新根据当前链路间的延迟进行对齐，保证了对齐的实时性；且每个通道的对齐只需要使用很少的资源量，对同时对齐的链路数量没有限制，可扩展至上百个链路通道对齐。
- 一种嵌入式可配置FIFO存储器-201710513157.8
- 杨超;王澧;胡凯 - 无锡中微亿芯有限公司
- 2017-06-29 - 2022-03-22 - G06F5/14
- 本发明涉及一种嵌入式可配置FIFO存储器，包括：双端口存储器，连接数据和地址端口；读指针和写指针，连接到所述双端口存储器的地址端口，作为FIFO存储器的地址；加法器，用于几乎空偏移量和读指针的相加，以及几乎满偏移量和写指针的相加；读地址计数器和写地址计数器，分别连接到读指针和写指针，且所述读地址计数器和写地址计数器可变位宽；二进制到格雷码，对读写地址进行格雷码转换；延迟寄存器，对格雷码转换后的读写地址延迟一拍；比较器，比较格雷码地址或延迟一拍的格雷码地址，产生7个比较结果；几乎空逻辑、空逻辑、满逻辑和几乎满逻辑根据所述7个比较结果，分别生成几乎空标志、空标志、满标志和几乎满标志。
- 基于FIFO存储器的信息生成方法、装置、设备及介质-202111040858.7
- 孙旭;杨萌;宋琪 - 苏州浪潮智能科技有限公司
- 2021-09-07 - 2021-11-19 - G06F5/14
- 本发明公开了一种基于FIFO存储器的信息生成方法、装置、设备及介质；在本方案中，会利用FIFO存储器的总容量、当前FIFO存储器的读地址、写地址、读数据使能信号值及写数据使能信号值，确定当前FIFO存储器的写信用积分及读信用积分；该写信用积分代表FIFO存储器能正常写入的数据组的数量；该读信用积分代表FIFO存储器能正常读出的数据组的数量；并将写信用积分及读信用积分发送至前级设备后，前级设备便可根据写信用积分及读信用积分了解当前FIFO存储器能正常写入及读出的数据组数量，并根据写信用积分及读信用积分进行数据的读写，实现系统的流量控制，保证数据不溢出不阻塞，提高FIFO存储器的使用效率。
- 任意深度异步FIFO存储器-202010037442.9
- 王寅 - 厦门鑫忆讯科技有限公司
- 2020-01-14 - 2020-06-09 - G06F5/14
- 提供了任意深度异步FIFO存储器。所提供的异步FIFO存储器，包括双端口存储器、写地址译码器、读地址译码器、满检测单元、读指针同步单元、空检测单元与写指针同步单元；所述写指针译码器、满检测单元与读指针同步单元位于第一时钟域；所述读指针译码器、空检查单元与写指针同步单元位于第二时钟域；所述写指针译码器耦合到所述双端口存储器的写端口，并向所述双端口存储器的写端口提供写指针；所述读指针译码器耦合到所述双端口存储器的读端口，并向所述双端口存储器的写端口提供读指针。
- 实现任意深度异步FIFO的方法及装置、设备、介质-201811057400.0
- 熊旭红;秦刚;冯歆鹏;周骥 - 上海肇观电子科技有限公司;昆山肇观电子科技有限公司
- 2018-09-11 - 2020-03-17 - G06F5/14
- 本申请公开了实现任意深度异步FIFO的方法及装置、设备、介质。该方法至少包括：每当利用写地址写数据时，将写地址及其对应的二进制写指针分别加1，写地址是按照异步FIFO的深度N绕回的，二进制写指针是按照2
- 一种异步先进先出存储器的数据读写方法、装置及系统-200810222652.4
- 张浩 - 北京中星微电子有限公司
- 2008-09-19 - 2009-02-25 - G06F5/14
- 本发明提供了一种异步先进先出存储器的数据读写方法、装置及系统，所述异步FIFO系统包括先进先出存储器、写地址子系统和读地址子系统。其中，写地址子系统包括：写地址域格雷码编码器、写地址域地址跳转锁定单元、写地址域跨时钟同步寄存器、写地址域格雷码译码器、写地址单元；读地址子系统包括：读地址域格雷码编码器、读地址域地址跳转锁定单元、读地址域跨时钟同步寄存器、读地址域格雷码译码器、读地址单元。本发明通过在异步FIFO存储器地址从非2幂次边界跳转到初始地址时，对格雷码输出进行锁定以实现地址的稳定跳转，使得在异步FIFO地址深度不是2的幂次方时，可以通过格雷码实现异步FIFO，从而节省了系统的内存、硬件和功耗。
- 先入先出存储器的门限配置方法、装置及先入先出存储器-200710090488.1
- 沈启纲 - 华为技术有限公司
- 2007-04-12 - 2007-09-12 - G06F5/14
- 本发明涉及通信领域中先入先出存储器的门限配置方法、装置及先入先出存储器。一种先入先出存储器的门限配置方法，包括：获取先入先出存储器接收数据的速率；获取所述先入先出存储器发送数据的速率；依据：反压门限＝＜先入先出存储器的数据容量－[(接收数据的速率－发送数据的速率)/接收数据的速率)]*反压数据量，配置所述先入先出存储器的反压门限。本发明还公开了实现上述门限配置方法的一种先入先出存储器的门限配置装置及包括上述门限配置装置的先入先出存储器。本发明所公开的方法或装置根据检测到的先入先出存储器的输入及输出速率，配置先入先出存储器的门限，解决了反压时先入先出存储器数据溢出的问题。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
