[发明专利]数据延迟控制电路及方法无效
| 申请号： | 200710007942.2 | 申请日： | 2007-02-01 |
| 公开（公告）号： | CN101013883A | 公开（公告）日： | 2007-08-08 |
| 发明（设计）人： | 辛宗哲 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H03K5/13 | 分类号： | H03K5/13;H03K5/14;G06F13/38;G05D13/62;G11C7/22 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 吕晓章;李晓舒 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种可以自适应地反映诸如半导体芯片的操作温度、操作电压和生产工艺等操作环境中的变化的数据延迟控制电路和方法。当设计半导体芯片时，该数据延迟控制电路被设计为当需要预定周期的期望延迟时能够自适应地延迟数据。该数据延迟电路包括可以反映延迟元件的延迟周期中的变化并自动地调节延迟元件的延迟周期的时钟振荡单元。由于数据延迟电路包括监控电路和多个延迟通路，所以数据延迟电路可以提供具有期望延迟值的延迟通路。因此，即使当半导体设备的操作环境变化时，数据延迟电路也可以控制数据信号的延迟周期。因此，数据延迟电路可以根据操作环境中的变化而自动地产生数据延迟信号。 | ||
| 搜索关键词： | 数据 延迟 控制电路 方法 | ||
【主权项】：
1.一种数据延迟电路，包括：振荡单元，感测操作环境中的变化，并根据所感测的操作环境中的变化而产生具有可变频率的时钟信号；延迟单元，通过多个延迟元件和选择器延迟数据信号；以及延迟选择控制单元，将时钟振荡单元产生的时钟信号中的变化转化为用于控制所述延迟单元的控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710007942.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于测定亚硫酸盐氧化的试验装置
- 下一篇：仪表指针
- 同类专利
- 延迟输入信号的电路和方法,显微镜和控制其的方法-201310181159.3
- 索尔斯腾·科斯特 - 莱卡微系统CMS有限责任公司
- 2013-05-16 - 2013-12-04 - H03K5/13
- 本发明提供延迟输入信号的电路和方法，显微镜和控制其的方法。该电路包括第一延迟单元(1)和第二延迟单元(2)，输入信号被输入至第一延迟单元(1)，第一延迟单元(1)将输入信号延迟第一时钟信号的k个周期以产生值xt_k，并将值xt_k传输至第二延迟单元(2)。第二延迟单元(2)包括转换器(3)和第二移位寄存器(4)，转换器(3)通过n个导线与第二移位寄存器(4)连接；值xt_k和值xt_k-1输入至转换器(3)，xt_k-1为被延迟第一时钟信号的k-1个周期的输入信号；转换器(3)配置为使得值xt_k-1输入至导线1至m，值xt_k输入至导线m+1至n，其中1≤m≤n；第二移位寄存器(4)将输入至导线1至n的值作为电路的输出信号连续地输出。
- 时钟数据恢复装置及电子设备-201310312229.4
- 程昱;邓升成;郭龙成 - 华为技术有限公司
- 2013-07-23 - 2013-11-27 - H03K5/13
- 本发明实施例公开了一种时钟数据恢复装置以及设有该时钟数据恢复装置的电子设备，属于通信技术领域。解决了现有的时钟数据恢复模块存在输出抖动较大的技术问题。该时钟数据恢复装置，包括时钟数据恢复单元、数控振荡单元和先入先出单元；时钟数据恢复单元用于通过第一输入时钟信号对数据输入信号进行时钟数据恢复，生成初步时钟信号和初步数据信号；数控振荡单元用于以一定的分频系数对第二输入时钟信号进行分频，生成并向外部发送恢复时钟信号，还将初步时钟信号与恢复时钟信号进行比较，如果初步时钟信号超前或滞后于恢复时钟信号，则将分频系数相应的减1或加1。本发明应用于电子设备中收发数据的处理。
- 延迟电路系统-201280011308.5
- D·刘易斯 - 阿尔特拉公司
- 2012-02-23 - 2013-11-20 - H03K5/13
- 本发明提供一种具有延迟电路系统的集成电路。延迟电路系统可接收时钟信号并且生成相应的延迟时钟信号。与传统系统相比，使用该延迟电路系统生成的延迟时钟信号可呈现减少的占空比失真。该延迟电路系统可包括脉冲发生电路、延迟电路以及锁存电路。该脉冲发生电路可响应于在其输入处检测到上升边缘或下降边缘来生成脉冲。脉冲可通过延迟电路传播。该锁存电路可响应于在其控制输入处接收脉冲来生成（重建）延迟版本的时钟信号。该延迟电路系统可用于占空比失真校正电路系统、延迟锁定回路以及其它控制电路系统。
- 基于MOS管的信号延迟电路-201310313129.3
- 刘俊杰;易金刚;董树荣;郭维;刘志伟 - 苏州加古尔微电子科技有限公司
- 2013-07-24 - 2013-10-23 - H03K5/13
- 本发明公开了一种基于MOS管的信号延迟电路，包括电流源、P型MOS管PM1、N型MOS管NM1、N型MOS管NM2和正反馈电路，MOS管NM1、NM2和MOS管PM1的栅极共同与输入信号端连接，MOS管NM1的源极外接电流源，MOS管NM1的漏极通过电容C接地；MOS管PM1的源极外接电源电压，MOS管PM1的漏极MOS管NM1、NM2的漏极共同连接，为信号延迟电路的输出反向信号端；正反馈电路的输出端为信号延迟电路的输出信号端。本发明的基于MOS管的信号延迟电路，适用于输入信号对上升沿延迟时间长，对下降沿的延迟时间很短的情况，实现方便，性能好，效果佳，具有良好的应用前景。
- 延迟电路及具有延迟电路的电路系统-201320143803.3
- 董岩;徐鹏 - 成都芯源系统有限公司
- 2013-03-27 - 2013-09-18 - H03K5/13
- 本实用新型公开了一种延迟电路及具有延时电路的电路系统。延迟电路包含一个反相器，一个负载电容和一个电压箝位模块，其中所述电压箝位模块在电源电压的基础上产生一个电压降，并把降压后的电源电压输入到反相器的电源端，使得延迟电路的输入信号的上升沿或下降沿的延时能够随着电源电压的下降而显著延长，以解决电路系统中存在的同步问题。
- 基于双重单稳态多谐振荡器的延时电路-201320171668.3
- 吕小莉 - 成都默一科技有限公司
- 2013-04-08 - 2013-09-04 - H03K5/13
- 本实用新型公开了一种基于双重单稳态多谐振荡器的延时电路，包括直流电源、开关、第一单稳态多谐振荡器、第二单稳态多谐振荡器、第三单稳态多谐振荡器、第四单稳态多谐振荡器、灯泡、扬声器、二极管、第一晶体管、第二晶体管、可控硅、第一电阻器、第二电阻器、第三电阻器、第四电阻器、第五电阻器、第六电阻器、第七电阻器、第八电阻器、第一电容器、第二电容器、第三电容器、第四电容器、第五电容器和第六电容器。本实用新型具有电路简单、成本低、安装和调试方便的优点，适合大面积的推广使用。
- CMOS延迟电路-201220672304.9
- 邹玉峰 - 艾尔瓦特集成电路科技（天津）有限公司
- 2012-12-06 - 2013-07-24 - H03K5/13
- 本实用新型的各实施方式提供了一种CMOS延迟电路。通过在任意两个相邻且串联的CMOS反相器之间加入延迟单元，可以有效地将CMOS延迟电路的温漂控制在理想范围之内，从而满足实际电路设计中可能存在的对温漂的高精度要求。
- 延迟电路、具有延迟电路的电路系统及其方法-201310101405.X
- 董岩;徐鹏 - 成都芯源系统有限公司
- 2013-03-27 - 2013-06-12 - H03K5/13
- 本发明公开了一种延迟电路及具有延时电路的系统和方法。延迟电路包含一个反相器，一个负载电容和一个电压箝位模块，其中所述电压箝位模块在电源电压的基础上产生一个电压降，并把降压后的电源电压输入到反相器的电源端，使得延迟电路的输入信号的上升沿或下降沿的延时能够随着电源电压的下降而显著延长，以解决电路系统中存在的同步问题。
- 信号延迟电路和信号延迟方法-201210044242.1
- 陈世伦;何明瑾 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2012-02-24 - 2013-05-29 - H03K5/13
- 本发明公开了一种信号延迟电路，包括：一第一延迟级，用以延迟一第一输入信号来产生一第一延迟信号；以及一第二延迟级，用以配合所述第一延迟级的一部份延迟单元来延迟所述第一输入信号以产生一第二延迟信号；所述信号延迟电路可选择性的使能所述第一延迟级或所述第二延迟级的延迟单元，当所述第一延迟级和所述第二延迟级均被使能时，所述信号延迟电路会混合所述第一延迟信号和所述第二延迟信号以产生一第一混合延迟信号。本发明提供的信号延迟电路可具有较小的输入以及输出负载。而在利用各延迟级来进行粗调之外，还可利用不同混合信号来进行微调，而得到更精确的时间脉冲信号。
- 时脉数据恢复电路-201110352019.9
- 陈安忠 - 群联电子股份有限公司
- 2011-11-09 - 2013-05-15 - H03K5/13
- 本发明涉及一种时脉数据恢复电路，其具有相位锁定模组及频率锁定模组。相位锁定模组的相位检测器比较输入数据串流的相位及数据恢复时脉的相位，以输出校正信号。频率锁定模组对校正信号进行一次积分处理及两次积分处理以输出第一积分相位误差及频率控制信号。相位锁定模组依据第一积分相位误差及校正信号，产生相位控制信号。频率锁定模组的振荡电路依据频率控制信号，产生至少一参考时脉。相位锁定模组的相位转换器依据相位控制信号及参考时脉，输出数据恢复时脉至相位检测器。
- 高精度倍频处理的软件实现-201110344232.5
- 邵永松 - 镇江润欣科技信息有限公司
- 2011-11-04 - 2013-05-08 - H03K5/13
- 在数字电路中，时钟脉冲信号是最重要的信号之一。一个数字电路往往需要多种频率的脉冲作为驱动，但一个晶振的频率是固定的，使用多个不同频率的晶振来产生多种脉冲的方法，无论是从经济上，还是从电路体积结构上讲都是不合理的。因此往往采用一个高频晶振产生一种高频率的脉冲，再利用其他的倍频方法进行倍频，从而产生各种不同频率的脉冲，是一种常用的方法。本文通过以发动机与旋转机械的转速测量为例，给出了角度倍频的具体方法。此种方法可应用于各种嵌入式系统当中，相当程度提高了倍频的精度，同时简化了系统集成的复杂性，在设计上，这种方法也相应缩短了设计周期。
- 时钟产生器以及包括其的开关电容电路-201210582139.2
- 刘松;杨飞琴;吴柯 - 香港中国模拟技术有限公司
- 2012-12-28 - 2013-05-01 - H03K5/13
- 本发明提供一种时钟产生器以及包括其的开关电容电路，属于集成电路（IC）设计技术领域。该时钟产生器包括非重叠时钟信号产生模块以及用于形成反馈回路的环形振荡器、频率检测模块、比较模块、可编程偏置信号产生模块；其中，可编程偏置信号产生模块生成的偏置信号被反馈输入至环形振荡器以调节其输出的第三时钟信号的频率，直至第三时钟信号的频率和标准时钟信号的频率在比较模块（34）中被比较为基本相等；并且，该偏置信号可以被反馈输入至非重叠时钟信号产生模块以减小所述两相时钟时间间隔（τ）的偏移。该时钟产生器输出的多相非重叠时钟信号的两相时钟时间间隔τ稳定，精确度高，使用该时钟产生器的开关电容电路的性能好。
- 一种利用模拟开关产生脉冲信号的方法-201210589301.3
- 刘升;何健 - 西安奇维科技股份有限公司
- 2012-12-31 - 2013-05-01 - H03K5/13
- 一种利用模拟开关产生脉冲信号的方法，包括以CPU为控制核心，完成对DAC和模拟开关的控制；通过CPU控制DAC输出的模拟信号，用以预置输出脉冲信号的幅度范围；通过CPU的IO管脚控制模拟开关的动作，用以改变输出脉冲信号的宽度和频率。本发明提供了一种利用模拟开关切换模拟信号产生幅度可变、频率可变、宽度可变的脉冲信号的方法。其通过处理器CPU控制数模转换器DAC输出幅度变化的模拟信号，然后CPU控制模拟开关通断以切换该模拟信号，把连续变化的模拟信号变成需要的脉冲信号输出。
- 一种用于数字延迟链的延迟单元-201210580014.6
- 程旭;王逵 - 北京北大众志微系统科技有限责任公司;常州北大众志网络计算机有限公司
- 2012-12-27 - 2013-05-01 - H03K5/13
- 本发明涉及一种用于数字延迟链的延迟单元，所述的延迟单元包括传播通路以及返回通路，所述的传播通路和返回通路由反相器以及与非门构成；所述的多个延迟单元前后相接能够构成延迟链；并且所述的延迟链中后一级的延迟单元的控制信号可以由前一级延迟单元的控制信号生成；当所述的延迟链中前一个延迟单元处于回环状态并且后一个延迟单元处于返回状态时，信号在前一个延迟单元处折返。本发明将传统的延迟单元的主要延迟部件由反相器和多选器，改变为反相器和与非门；由于与非门比多选器的结构简单，延迟小，因此由反相器和与非门构成的延迟单元粒度更小。
- 延时电路-201210564382.1
- 张勇;杨光军 - 上海宏力半导体制造有限公司
- 2012-12-21 - 2013-04-24 - H03K5/13
- 一种延时电路，包括：第一开关单元，包括栅极连接至信号输入端的第一PMOS管和第一NMOS管；电流镜单元，包括参考电流源、第二PMOS管和第三PMOS管；充电电容，所述充电电容的一端连接所述第一NMOS管的漏极，另一端接入所述第二电压；第二开关单元，包括第三NMOS管、栅极均连接至所述第一NMOS管的漏极的第四PMOS管和第二NMOS管；缓冲器，所述缓冲器的输入端连接所述第三NMOS管的漏极，输出端作为所述延时电路的信号输出端。本发明的延时电路能够减小功率损耗、产生高精度的延时。
- 全数字式数控振荡器-201210511305.X
- 宋奇菊 - 南京中兴特种软件有限责任公司
- 2012-12-04 - 2013-04-10 - H03K5/13
- 一种全数字式数控振荡器，它包括累加器、加法器、量化模块和查找表模块，所述的查找表模块的建立方法如下：设定粗、细两级表结构，采用下述公式确定粗精度表和细精度表的地址的位数；采用粗精度表和细精度表代替单张表结构，建立查找表模块。本发明解决了传统的DDS（直接数字频率合成）设计高性能NCO时所需要的大量存储资源，将对大量存储资源的需求简化为少量的数值计算，适用于FPGA这类对存储资源少而对数值不太敏感的芯片。
- 相位内插电路-201110304074.0
- 黄辰玮 - 凌阳科技股份有限公司
- 2011-09-29 - 2013-04-10 - H03K5/13
- 一种相位内插电路，包括第一复用器、第二复用器、内插器以及工作周期修正器。第一复用器接收多个偶次项信号。第二复用器接收多个奇次项信号。内插器通过第一复用器接收由所述多个偶次项信号的其一所构成的第一参考信号，并通过第二复用器接收由所述多个奇次项信号所构成的第二参考信号。此外，内插器依据数字控制信号将第一参考信号与第二参考信号之间的相位差划分成多个子相位，并选择所述多个子相位的其一以产生差动输入信号。工作周期修正器调整差动输入信号的工作周期，以产生工作周期为50％的差动输出信号。
- 延迟电路-201220507594.1
- 桑园;王晓娟;王纪云 - 郑州单点科技软件有限公司
- 2012-09-30 - 2013-03-13 - H03K5/13
- 本实用新型公开了一种延迟电路。该延迟电路的第一PMOS晶体管（P1）的源极连接至输入端（Vin），栅极和漏极通过电阻（R）接地（GND）；第一CMOS反相器（11）、第二CMOS反相器（12）、第一施密特反相器（SD1）、第三CMOS反相器（13）、第二施密特反相器（SD2）和第四CMOS反相器（14）依次串接于第一PMOS晶体管（P1）的漏极和输出端（Vout）之间；第二PMOS晶体管（P2）的源极连接至输入端（Vin），栅极连接至第三CMOS反相器（13）的输入端，漏极连接至第三CMOS反相（13）的PMOS晶体管（P）的源极。电路结构简单，对信号的衰减较小，MOS结构便于集成电路的应用。
- 差分到单端转换器-201210399284.7
- 陈丹凤 - 上海宏力半导体制造有限公司
- 2012-10-18 - 2013-01-30 - H03K5/13
- 一种差分到单端转换器，包括：放大电路，用于接收第一输入信号和第二输入信号，并将所述第一输入信号放大后输出第一放大信号，将所述第二输入信号放大后输出第二放大信号，所述第一输入信号相对于所述第二输入信号反相；反相电路，用于接收第二放大信号，并将所述第二放大信号反相后输出第二反相放大信号；叠加电路，用于接收所述第一放大信号和第二反相放大信号，并将所述第一放大信号和第二反相放大信号叠加后输出叠加信号。所述差分到单端转换器能够应用于射频电路。
- 防MCU或驱动IC故障的同步脉冲控制电路-201220266556.1
- 方洁苗;李积明 - 浙江榆阳电子有限公司
- 2012-06-04 - 2013-01-16 - H03K5/13
- 本实用新型公开了一种防MCU或驱动IC故障的同步脉冲控制电路，包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路，其特征在于所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路；所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端，同时阻断直流故障电压信号；所述的整形控制信号输出电路在故障时，将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。本电路实用新型在技术上具有跟随性好，可靠性高，成本低廉的优点。
- 一种脉冲信号单侧边沿延时的电路-201210275823.6
- 卢小冬;杨连军;刘禹;张海英 - 沃谱瑞科技(北京)有限责任公司
- 2012-08-03 - 2012-12-19 - H03K5/13
- 本发明公开了一种脉冲信号单侧边沿延时的电路，包括第一级反相器U82、第二级反相器U83、两对晶体管开关、恒流源I0、电容C80、第五开关MP80、电压比较器U80以及或非逻辑元件U81，在输入脉冲低电平阶段恒流源I0通过受控的晶体管开关对电容C80进行充电；当输入脉冲上升沿到来之后，通过放电开关使用恒流源I0对电容C80储存的电荷进行线性放电；电压比较器U80检测电容C80的电压，并与输入信号的反相信号经过或非逻辑元件U81得到单侧延时的脉冲信号。本发明的电路实现了单侧边沿延时，具有单位电容延时长，延时调整灵活，数字信号完整性好的优点。
- 电源的同步锁相方法及电源-201110137798.0
- 陈景熙 - 中兴通讯股份有限公司
- 2011-05-24 - 2012-11-28 - H03K5/13
- 本发明公开了一种电源的同步锁相方法及电源，电源包括主机和从机，主机和从机并联连接，该方法包括以下步骤：主机发出带有自身相位和频率的脉冲宽度调制PWM信号，其中，fPWM＝m·fINV，fPWM为脉冲宽度调制信号的频率，fINV为主机输出电压的频率，m为整数，主机的每个输出电压周期内有m个PWM周期，分别为PWM0，PWM1，……，PWMm-1；从机获取PWM信号，并根据PWM信号的频率和相位得到主机的频率和相位。通过本发明提高了从机的锁相速度与精度。
- 具有频率-电流反馈的温度稳定振荡器电路-201080064968.0
- E.H.布伊延;S.钱 - 桑迪士克科技股份有限公司
- 2010-12-02 - 2012-11-14 - H03K5/13
- 公开了一种不需要锁相环和低频温度稳定振荡器的信号产生电路（600）和方法。该方法可包括：响应于反馈信号（608）来产生振荡输出信号（602）（Ik），其中该反馈信号控制振荡输出信号的频率；产生电流输出信号，该电流输出信号的幅度与振荡输出信号的频率对应，并且然后将电流输出信号与参考信号（654）进行比较以产生反馈信号。信号产生电路（600）可包括响应于反馈信号（608）的振荡器电路（602）、以及响应于反馈信号（608）的频率-电流转换电路（622，620）以产生与振荡输出信号的频率对应的、依赖于频率的电流信号。反馈转换电路（612）将输出信号与参考信号（664）进行比较以产生对振荡器电路的反馈信号（608）。
- 延迟控制装置-201180011186.5
- 室伏规雄;上村和孝;青柳靖 - 古河电气工业株式会社;古河AS株式会社
- 2011-03-08 - 2012-11-07 - H03K5/13
- 本发明提供用于控制两信号间的相对延迟时间的小型容易的延迟控制装置。第一信号路径部（110）和第二信号路径部（120）各自的信号路径（111～114）和信号路径（121～124）的延迟时间互不相同。通过选择第一信号路径部（110）的4条信号路径（111～114）中任一和第二信号路径部（120）的4条信号路径（121～124）中任一，从而能够精确地变更两个输入脉冲信号间的相对延迟时间。
- 一种具有占空比稳定和相位校准的时钟电路-201210130920.6
- 何斌;王宗民;张铁良;蔡伟;杨松;虞坚;郭晨光;郭永恒 - 北京时代民芯科技有限公司;中国航天科技集团公司第九研究院第七七二研究所
- 2012-04-27 - 2012-10-31 - H03K5/13
- 本发明公开了一种具有占空比稳定和相位校准的时钟电路，用于对时钟信号的占空比和相位进行调整，包括用于对时钟信号进行缓冲输出的时钟分布网络、占空比校正模块和相位校准模块。所述占空比校正模块将输入的差分信号转换成占空比固定的方波信号后输出到所述相位调整模块；所述相位调整模块利用所述时钟分布网络反馈的同相时钟信号和反向时钟信号对输入的所述方波信号的相位进行调整，产生与输入到时钟分布网络的时钟信号。采用本发明实现了对输出时钟信号的占空比稳定和相位校准。
- 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法-201210115772.0
- 黄正太 - 海力士半导体有限公司
- 2012-04-19 - 2012-10-24 - H03K5/13
- 一种延迟电路，包括：延迟单元，被配置为通过将对应于第一信号或第二信号的传输信号延迟来生成延迟传输信号；判别信号生成单元，被配置为表示所述传输信号对应于所述第一信号和所述第二信号之中的哪一个信号的生成判别信号；以及延迟信号生成单元，被配置为响应于所述判别信号来输出所述延迟传输信号作为第一延迟信号或第二延迟信号。
- 一种可编程的时间间隔发生装置-201120538637.8
- 张建宏 - 西安宏泰时频技术有限公司
- 2011-12-19 - 2012-09-26 - H03K5/13
- 一种可编程的时间间隔发生装置，晶体振荡器电连接倍频器输入端，倍频器输出端电连接分配器输入端，分配器分别连接有第一分频器A和第二分频器B，第一分频器A和第二分频器B均连接有时差测量模块，时差测量模块连接有控制单元，所述控制单元还分别电连接有第一分频器A和第二分频器B，晶体振荡器产生的10MHz信号经过倍频器倍频至100MHz后送入分配器中；通过分配器将100MHz信号分为同源的两路100MHz信号，分别送入第一分配器A和第二分频器B中，并由第一通道A和第二通道B输出；时差测量模块对第一通道A和第二通道B的脉冲信号进行监测，并将监测结果送入控制单元中，结构简单，精确校准的特点。
- 防MCU或驱动IC故障的同步脉冲控制电路-201210180696.1
- 方洁苗;李积明 - 浙江榆阳电子有限公司
- 2012-06-04 - 2012-09-19 - H03K5/13
- 本发明公开了一种防MCU或驱动IC故障的同步脉冲控制电路，包括信号采样电路、同步脉冲转换电路和整形控制信号输出电路，其特征在于所述的采样电路对MCU或驱动IC的输出电压信号进行采样和幅度调整，输出采样电压信号给同步脉冲转换电路；所述的同步脉冲转换电路将带有占空比控制的正常脉冲采样电压信号耦合到整形控制信号输出电路的输入端，同时阻断直流故障电压信号；所述的整形控制信号输出电路在故障时，将主驱动回路的互补推挽式功率放大电路的控制端箝位于零电位。本电路发明在技术上具有跟随性好，可靠性高，成本低廉的优点。
- 用于数字电路的信号延迟方法、装置及数字电路系统-201210165584.9
- 苏清博;徐建 - 华为技术有限公司
- 2012-05-25 - 2012-09-19 - H03K5/13
- 本发明提供一种用于数字电路的信号延迟方法、装置及数字电路系统，方法包括：接收待延迟的信号，所述待延迟的信号的待延迟量为n个延迟单位，其中n为自然数；分解出所述待延迟的信号的上升沿和下降沿；通过计数器对所述上升沿和下降沿分别进行n-1个延迟单位的延迟，得到延迟后的上升沿和延迟后的下降沿；将所述延迟后的上升沿和延迟后的下降沿合成，得到所述待延迟的信号延迟了n延迟单位后的信号。采用计数器实现信号的延迟，从而可以用少量的计数器替代寄存器或RAM实现信号的延迟，有效地解决了传统方式通过寄存器、RAM延迟导致的占用资源大的问题。
- 自动校准摆率控制方法-201110057697.2
- 敖海;敖钢 - 苏州芯动科技有限公司
- 2011-03-11 - 2012-09-19 - H03K5/13
- 本发明涉及一种自动校准摆率控制方法，其特点是：首先，为信号通道设定一个摆率控制码。之后，在信号通道的输出节点将信号通过输出电路进行输出。然后，通过传感器电路测量输出信号的摆率得到测量摆率。接着，通过比较电路比较测量摆率与目标摆率的差别。最后，根据比较结果通过调整电路调整信号通道的摆率控制码，使输出信号的摆率与目标摆率一致。由此，可自动调整输出信号的摆率，使输出信号的摆率与目标摆率一致。不会限制器件的工作频率，提升工作效率。
- 专利分类
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
