[发明专利]半导体存储装置

摘要

本发明揭示一种半导体存储装置，在具备数据掩码功能与数据线移位冗余功能的DRAM中，可削减配数层数，抑制功耗的增大。在连接内部数据掩码线DMN[0]～[15]的读出放大器写入电路13中，利用冗余技术将数据线移位时，对于连接到与移位前不同的数据掩码信号线DM[0]、[1]的读出放大器写入电路13，通过移位开关电路块11a、11b、11c供给掩码信号，而对于连接到与移位前相同的数据掩码信号线DM[0]、[1]的读出信号放大器写入电路13，不通过移位开关电路块11a、11b、11c供给掩码信号。

主权项

1.一种半导体存储装置，其特征在于，具备：分别连接于多条位线与多条字线之间的、存储单元数据的多个存储器单元；与所述多个存储器单元一个个连接、并对各存储器单元进行单元数据读写的多个读出放大器；分别接于所述多个读出放大器、并用来将各单元数据写入各读出放大器的多个读出放大器写入电路；分别接于所述多个读出放大器写入电路、并写入应分别写入各读出放大器的单元数据的多条数据线；在所述多条数据线中使不良数据线移位并置换为相邻的数据线的数据线移位电路；分别接于所述多个读出放大器写入电路的多条数据掩码线；以及分别对所述多条数据掩码线中规定数目的数据掩码线的每一条设置的、并对分别接于所述规定数目的数据掩码线的所述读出放大器写入电路提供对于对应的规定数目的数据线使所述单元数据的写入为无效用的掩码信号的多个掩码电路，所述半导体存储装置中，所述多个掩码电路，分别具有至少一个移位开关电路，并在利用所述数据线将电路移位数据线移位时，对于连接于与移位线不同的掩码电路的读出放大器写入电路，将通过所述移位开关电路供给所述掩码信号，而对于连接于与移位前相同的掩码电路的读出放大器写入电路，则不通过所述移位开关电路供给所述掩码信号。